[發(fā)明專利]用于實(shí)施神經(jīng)網(wǎng)絡(luò)應(yīng)用的多芯片系統(tǒng)、適用于多芯片系統(tǒng)的數(shù)據(jù)處理方法、和非暫時性計(jì)算機(jī)可讀介質(zhì)

在審

• 申請?zhí)枺?/td>: 201980073119.2
• 申請日: 2019-04-10
• 公開（公告）號: CN112970037A
• 公開（公告）日: 2021-06-15
• 發(fā)明（設(shè)計(jì)）人: 徐云植
• 申請（專利權(quán)）人: 創(chuàng)惟科技股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 翟羽

1.一種適用于多芯片系統(tǒng)的數(shù)據(jù)處理方法，用于實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)應(yīng)用，其特征在于，所述多芯片系統(tǒng)包括：一通道、一第一芯片、和與所述通道連接的一第二芯片，其中所述神經(jīng)網(wǎng)絡(luò)應(yīng)用包括一第一階段數(shù)據(jù)、一第二階段數(shù)據(jù)、一第三階段數(shù)據(jù)、和多個權(quán)重值，其中所述數(shù)據(jù)處理方法包括：

分配所述第一芯片來處理所述第一階段數(shù)據(jù)的一第一部分、所述第二階段數(shù)據(jù)的一第一部分、以及所述第三階段數(shù)據(jù)的一第一部分，以及并分配所述第二芯片來處理所述第一階段數(shù)據(jù)的一第二部分、所述第二階段數(shù)據(jù)的一第二部分、以及所述第三階段數(shù)據(jù)的一第二部分；

所述第一芯片獲取對應(yīng)所述第二階段數(shù)據(jù)的所述多個權(quán)重值的一第一部分；

所述第二芯片獲取對應(yīng)所述第二階段數(shù)據(jù)的所述多個權(quán)重值的一第二部分；

所述第一芯片獲取所述第一階段數(shù)據(jù)的所述第一部分；

所述第一芯片將所述第一階段數(shù)據(jù)的所述第一部分通過所述通道傳送到所述第二芯片；

所述第二芯片接收所述第一階段數(shù)據(jù)的所述第一部分；

所述第二芯片獲取所述第一階段數(shù)據(jù)的所述第二部分；

所述第二芯片將所述第一階段數(shù)據(jù)的所述第二部分通過所述通道傳送到所述第一芯片；

所述第一芯片接收所述第一階段數(shù)據(jù)的所述第二部分；

所述第一芯片計(jì)算所述第一階段數(shù)據(jù)與所述多個權(quán)重值的所述第一部分以獲得一第一結(jié)果，其中所述第一結(jié)果是所述第二階段數(shù)據(jù)的其中之一；以及

所述第二芯片計(jì)算所述第一階段數(shù)據(jù)與所述多個權(quán)重值的所述第二部分以獲得一第二結(jié)果，其中所述第二結(jié)果是所述第二階段數(shù)據(jù)的其中之一。

2.如權(quán)利要求1所述的數(shù)據(jù)處理方法，其特征在于，在獲得所述第一結(jié)果和所述第二結(jié)果之后，所述數(shù)據(jù)處理方法還包括：

所述第一芯片獲取對應(yīng)所述第二階段數(shù)據(jù)的所述多個權(quán)重值的一第三部分；

所述第二芯片獲取對應(yīng)所述第二階段數(shù)據(jù)的所述多個權(quán)重值的一第四部分；

所述第一芯片獲取所述第一階段數(shù)據(jù)的所述第一部分；

所述第一芯片將所述第一階段數(shù)據(jù)的所述第一部分通過所述通道傳送到所述第二芯片；

所述第二芯片接收所述第一階段數(shù)據(jù)的所述第一部分；

所述第二芯片獲取所述第一階段數(shù)據(jù)的所述第二部分；

所述第二芯片將第一階段數(shù)據(jù)的所述第二部分通過所述通道傳送到所述第一芯片；

所述第一芯片接收所述第一階段數(shù)據(jù)的所述第二部分；

所述第一芯片計(jì)算所述第一階段數(shù)據(jù)與所述多個權(quán)重值的所述第三部分以獲得一第三結(jié)果，其中所述第三結(jié)果是所述第二階段數(shù)據(jù)的其中之一；以及

所述第二芯片計(jì)算所述第一階段數(shù)據(jù)與所述多個權(quán)重值的所述第四部分以獲得一第四結(jié)果，其中所述第四結(jié)果是所述第二階段數(shù)據(jù)的其中之一。

3.如權(quán)利要求2所述的數(shù)據(jù)處理方法，其特征在于，在獲得所述第一結(jié)果、所述第二結(jié)果、所述第三結(jié)果、和所述第四結(jié)果之后，所述數(shù)據(jù)處理方法還包括：依序地分配所述第一結(jié)果、所述第三結(jié)果、所述第二結(jié)果、和所述第四結(jié)果作為所述第二階段數(shù)據(jù)的輸入數(shù)據(jù)。

4.如權(quán)利要求2所述的數(shù)據(jù)處理方法，其特征在于，所述多芯片系統(tǒng)還包括一第一記憶體和一第二記憶體，并且所述第一記憶體與所述第一芯片相連，以及所述第二記憶體與所述第二芯片相連；

其中所述第一記憶體包括一第一區(qū)和一第二區(qū)，以及所述第二記憶體包括一第三區(qū)和一第四區(qū)；以及

其中所述第一階段數(shù)據(jù)的所述第一部分存儲在所述第一記憶體的所述第一區(qū)中，以及所述第二階段數(shù)據(jù)的所述第一部分存儲在所述第一記憶體的所述第二區(qū)，并且所述第一階段數(shù)據(jù)的所述第二部分存儲在所述第二記憶體的所述第三區(qū)，以及所述第二階段數(shù)據(jù)的所述第二部分存儲在所述第二記憶體的所述第四區(qū)。

5.如權(quán)利要求4所述的數(shù)據(jù)處理方法，其特征在于，所述數(shù)據(jù)處理方法還包括：

從所述第一記憶體中擦除所述第一階段數(shù)據(jù)的所述第一部分，并從所述第二記憶體中擦除所述第一階段數(shù)據(jù)的所述第二部分；以及

將所述第一記憶體的所述第二區(qū)和所述第二記憶體的所述第四區(qū)轉(zhuǎn)換成輸入數(shù)據(jù)存儲區(qū)域。