[發明專利]用于等離子體處理工具的襯底狀態檢測

在審

• 申請號: 201980072712.5
• 申請日: 2019-10-16
• 公開（公告）號: CN112970090A
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 諾亞·埃利奧特·貝克;托馬斯·麥克丹尼爾
• 申請（專利權）人: 朗姆研究公司
• 主分類號: H01J37/32
• 分類號: H01J37/32
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 李獻忠;張華

一種襯底處理工具，其能夠基于所觀測到的在處理期間輸送至處理室的RF功率的行為來檢測夾持至處理室中的夾持表面的襯底的間隙和/或偏移。RF功率的行為通過比較輸送至處理室的RF功率的實RF功率分量與虛RF功率分量之間的電壓?電流相位角差異和/或阻抗幅值改變，而進行觀測。

相關申請的交叉引用

本申請要求于2018年10月30日申請的美國申請No.62/752,707的優先權利益，其通過引用合并于此以用于所有目的。

技術領域

本發明涉及用于處理襯底的等離子體處理工具，且尤其涉及能夠通過觀測用于產生等離子體的射頻(RF)的行為來檢測經歷處理的襯底的狀態的等離子體處理工具。

背景技術

等離子體處理工具通常用于處理襯底。

例如，等離子體增強化學氣相沉積(PECVD)工具用于在襯底上沉積膜。PECVD工具典型地包含處理室以及室內的基座，以用于將襯底定位以及夾持于夾持表面上。沉積期間的夾持的目的是(1)將襯底盡可能平坦地保持于夾持表面以及(2)將襯底維持在其適當位置，典型地使其居中于夾持表面上。

雖然大多數的夾持基座都適當地運作，但仍存在問題。這種問題中的一個是可能在處理期間于襯底背側與相對的夾持表面之間形成間隙。膜的沉積通常造成作用在襯底上的表面應力。所沉積的膜越厚，表面應力就越大。這些表面應力可能造成襯底在若干處翹曲，而使襯底的若干區域升高而離開夾持表面、產生間隙、部分或完全使襯底從夾持表面脫離夾持。

襯底在夾持表面上的偏移也可能是有問題的。偏移可能因為不期望的橫向力作用在襯底上、克服夾持力、且導致襯底移動而發生。在不正確的位置中，沉積在襯底上的膜容易產生未對準的問題。

沉積于襯底上的膜的厚度、均勻性以及對準越好，最終產品將越可靠(例如半導體襯底上的芯片或集成電路)。在有間隙、部分或完全脫離夾持和/或偏移的情況下，所沉積的薄膜的厚度、均勻性以及對準可能全部受到不利影響，從而造成制造缺陷。在有制造缺陷的情況下，襯底的產量通常降低。

發明內容

一種襯底處理工具，其能夠基于所觀測到的在處理期間輸送至處理室的RF功率的行為來檢測夾持至處理室中的夾持表面的襯底的間隙和/或偏移。RF功率的行為通過比較輸送至處理室的RF功率的實RF功率分量與虛RF功率分量之間的電壓-電流相位角差異和/或阻抗幅值改變，而進行觀測。當檢測到襯底的間隙和/或偏移時，將襯底進行標記。在可選的實施方案中，可采取恢復選項，或可將襯底作為有缺陷的而報廢。

附圖說明

可通過參考以下結合附圖的描述來最好地理解本申請及其優點，其中：

圖1為根據本發明的非排除性實施方案的等離子體處理工具的框圖。

圖2為將在處理期間在襯底處理工具的處理室中被夾持的襯底模型化的電路圖。

圖3-5各自為將發生例如間隙、部分或完全脫離夾持或偏移的一或更多不同問題時的處理期間的襯底模型化的電路圖。

圖6為將襯底處理工具中的被夾持的襯底模型化的另一電路圖。

圖7為顯示根據本發明的非排除性實施方案處理襯底的步驟的流程圖。

圖8為顯示實質上無間隙、翹曲和/或脫離夾持問題的襯底處理運行期間所收集的相位角和/或阻抗幅值的測量結果的樣本的示例圖。

圖9為顯示檢測到間隙、翹曲和/或脫離夾持問題時的襯底處理運行期間所收集的相位角和/或阻抗幅值的測量結果的樣本的示例圖。

圖10為根據本發明的非排除性實施方案的控制器的框圖，該控制器用于控制等離子體處理工具。

在附圖中，相似的附圖標記有時候用于表示相似的結構元件。還應理解，附圖中的描述為示意性的，且不一定按比例繪制。