[發明專利]集成電路中的保存-恢復

在審

• 申請號: 201980071242.0
• 申請日: 2019-12-19
• 公開（公告）號: CN112955875A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: P·薩巴爾瓦勒;I·普拉薩潘
• 申請（專利權）人: 德州儀器公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F9/30
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

1.一種用于保存及恢復設計塊的狀態的電路，其包括：

多個第一存儲器，其經配置以在初始化動作期間從所述設計塊的存儲器元件接收第一數據且依第一順序將所述第一數據的不同部分存儲于所述第一存儲器的不同者中，所述第一存儲器的不同者具有不同數目個存儲器單元，具有最多存儲器單元的所述第一存儲器中的若干者具有N個存儲器單元，且具有較少存儲器單元的所述第一存儲器中的若干者具有M個存儲器單元；

第二存儲器，其耦合到所述第一存儲器且經配置使得：

在保存狀態動作期間，所述第一數據從所述第一存儲器讀取且存儲于所述第二存儲器中，存儲于所述第一存儲器的不同者中的所述第一數據的所述部分依第二順序寫入到所述第二存儲器的不同對應區域作為第二數據，使得所述第二順序包含存儲于具有較少存儲器單元的所述第一存儲器的對應者的使用所述第一順序確定的循序前N mod M個存儲器單元中的所述第一數據的重復部分；及

在恢復狀態動作期間，所述第二數據的不同部分從所述第二存儲器讀取且依所述第一順序存儲于所述第一存儲器的不同對應者中，且所述重復部分依所述第一順序存儲于其中已存儲所述第二數據的相同部分的具有較少存儲器單元的所述第一存儲器的對應者中。

2.根據權利要求1所述的電路，其中所述恢復狀態動作期間的所述存儲動作致使所述第一數據的相同部分存儲于相同于所述初始化動作期間的所述存儲動作的所述第一存儲器中。

3.根據權利要求1所述的電路，其中所述第一存儲器是掃描鏈。

4.根據權利要求1所述的電路，其中所述第二順序是來自具有最多存儲器單元的所述第一存儲器而非具有較少存儲器單元的所述第一存儲器的所述第一順序的一對一映射。

5.根據權利要求1所述的電路，其中具有較少存儲器單元的所述第一存儲器的不同者的所述數目M可不同。

6.根據權利要求1所述的電路，其中所述第一存儲器的相應者的所述存儲器單元串行耦合，且所述第一存儲器經配置使得數據經存儲于所述第一存儲器中且通過將經存儲數據連續傳播到所述第一存儲器的相應輸出來從所述第一存儲器讀取。

7.根據權利要求6所述的電路，

其中具有較少存儲器單元的所述第一存儲器的依序前幾個存儲器單元經配置以臨時成為所述第一存儲器的相應者的第一存儲器單元以從所述存儲器元件接收所述第一數據；

其中具有較少存儲器單元的所述第一存儲器的所述輸出經耦合到所述第一存儲器的相應者的第(N-M)存儲器單元；且

其中具有較少存儲器單元的所述第一存儲器的相應者的第M存儲器單元經耦合以將經存儲數據連續傳播到所述相應第一存儲器的所述第一存儲器單元。

8.根據權利要求1所述的電路，其中所述第二順序包含存儲于循序前N mod M個存儲器單元中的所述第一數據的所述部分，且針對N mod M＝N-X*M，所述第二順序包含存儲于所述M個存儲器單元中的所述第一數據的X個副本，其中X是非負整數。