[發明專利]具有配置成加快人工神經網絡(ANN)計算的功能塊的3D堆疊集成電路

在審

• 申請號: 201980069413.6
• 申請日: 2019-10-17
• 公開（公告）號: CN112913017A
• 公開（公告）日: 2021-06-04
• 發明（設計）人: T·M·布魯爾
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/768;H01L23/31;H01L23/48;H01L23/495;H01L25/065;H01L25/10
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

一種用于實施人工神經網絡ANN的三維堆疊集成電路3D SIC(例如，100或800)具有存儲器裸片(例如，102或104)，所述存儲器裸片具有存儲器分區(例如，204a到204i)的陣列。所述存儲器分區陣列的每一分區配置成存儲一組神經元(例如，1004、1006、1014和1016)的參數。所述3D SIC還具有處理邏輯裸片(例如，(106)或802)，所述處理邏輯裸片具有處理邏輯分區(例如，404a到404i)的陣列。所述處理邏輯分區陣列的每一分區配置成：接收輸入數據，且根據所述一組神經元處理所述輸入數據以產生輸出數據。

相關申請

本申請要求申請于2019年9月5日且標題為“具有配置成加快人工神經網絡(ANN)計算的功能塊的3D堆疊集成電路”的第16/561,486號美國專利申請的優先權，其為申請于2018年10月24日且標題為“具有配置成加快人工神經網絡(ANN)計算的功能塊的3D堆疊集成電路”的第16/169,919號美國專利申請的延續部分，所述美國專利申請在此以引用的方式并入本文中。

技術領域

本文所公開的至少一些實施例涉及一般由三維集成電路(3D IC)實施或支持的人工神經網絡(ANN)功能塊，且更確切地說，但不限于具有配置成加快或實施人工神經網絡(ANN)計算的功能塊的三維堆疊集成電路(3D SIC)。

背景技術

一般來說，人工神經網絡(ANN)可使用神經元網絡來處理到網絡的輸入且產生來自所述網絡的輸出。網絡中的每一神經元m可接收一組輸入p_k，其中k＝1、2、...、n。一般來說，到神經元的一些輸入可以是網絡中的某些神經元的輸出；且到神經元的一些輸入可以是整體上到網絡的輸入。網絡中的神經元之間的輸入/輸出關系表示網絡中的神經元連接性。每一神經元m可針對其輸入p_k分別具有偏差b_m、激活函數f_m和一組突觸權重w_mk，其中k＝1、2、...、n。網絡中的不同神經元可具有不同的激活函數。每一神經元m可產生其輸入和其偏差的加權和s_m，其中s_m＝b_m+w_m1×p₁+w_m2×p₂+...+w_mn×p_n。神經元m的輸出a_m可以是加權和的激活函數，其中a_m＝f_m(s_m)。一般來說，ANN的輸入與輸出之間的關系可由ANN模型限定，所述ANN模型包含表示網絡中的神經元的連接性的數據，以及每一神經元m的偏差b_m、激活函數f_m和突觸權重w_mk。使用給定ANN模型，計算裝置可根據到網絡的給定的一組輸入計算網絡的輸出。

3D IC是一種通過堆疊硅裸片且將其豎直地互連以使得裸片的組合為單一裝置來構建的集成電路。利用3D IC，可通過其豎直布局來縮短通過裝置的電路徑，所述豎直布局產生與并排布置的類似IC相比可更快且占據面積更小的裝置。3D IC一般可分為：3DSIC，其指具有穿透硅通孔(TSV)互連件的堆疊式IC；以及單片3D IC，其使用制作工藝產生以實現芯片上布線層次的本地層級處的3D互連，如國際半導體技術路線圖(ITRS)所闡述。使用制作工藝來實現3D互連可在裝置層之間產生直接豎直互連件。單片3D IC為內置在切割成單獨的3D IC的單一晶片上的層中。

可通過三種已知的通用方法來產生3D SIC：裸片對裸片(die-to-die)、裸片對晶片(die-to-wafer)或晶片對晶片(wafer-to-wafer)法。在裸片對裸片法中，電子組件產生在多個裸片上。隨后，對準并接合裸片。裸片對裸片法的益處在于可在與另一裸片對準且接合之前測試每一裸片。在裸片對晶片法中，電子組件產生在多個晶片上。因此，可切割晶片中的一個且隨后對準并接合到另一晶片的裸片部位上。在晶片對晶片法中，電子組件產生在多個晶片上，隨后將所述多個晶片對準、接合并切割成單獨的3D IC。