[發明專利]用于校正裸片放置誤差的自適應布線

在審

• 申請號: 201980065983.8
• 申請日: 2019-10-02
• 公開（公告）號: CN112823413A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: R·歐隆;M·布爾迪諾夫;E·戈申;R·F·卡米斯開;G·拉威赫
• 申請（專利權）人: 奧寶科技有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/70;G06K9/00;H01L21/027
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 劉媛媛

本發明揭示一種方法，其包含接收電子模塊的至少部分的布局設計，所述設計至少指定(i)耦合到至少一襯底的電子裝置及(ii)連接到所述電子裝置且具有經設計布線的電跡線。接收數字輸入，所述數字輸入表示根據所述布局設計制造但無所述電跡線的至少一部分的實際電子模塊的至少部分。基于所述數字輸入估計在將所述電子裝置耦合到所述襯底時相對于所述布局設計的誤差。針對所述電跡線的至少所述部分計算校正所述經估計誤差的實際布線。在所述實際電子模塊的所述襯底上沿著所述實際布線而非所述經設計布線形成所述電跡線的至少所述部分。

技術領域

本發明大體上涉及制造電子模塊且特定來說，涉及用于電子模塊的襯底上的電子裝置的自適應布線互連的方法及系統。

背景技術

電子模塊及系統通常包括使用電互連件電連接到襯底的一或多個電子裝置。所屬領域中已知圖案化電互連件的各種技術。

例如，美國專利7,508,515描述用于制造電路的系統及方法，其中通過不均勻地修改電路的表示而產生數字控制圖像，使得使用數字控制圖像在襯底上記錄的電路圖案精確地符合已經形成的電路部分。

美國專利8,799,845描述用于制造基于面板的封裝結構的自適應圖案化方法及系統。個別裝置單元在面板或網狀晶片中的未對準可通過測量各個別裝置單元的位置且在各個別裝置單元上方形成單元特定圖案而調整。

美國專利9,040,316描述用于使用動態通孔截割的框組封裝(panelizedpackaging)的自適應圖案化的半導體裝置及方法。形成包括安置于多個半導體裸片周圍的囊封材料之面板。測量面板內的多個半導體裸片中的每一者的實際位置。形成包括與多個半導體裸片中的每一者的實際位置對準的第一捕獲墊的導電重布層(RDL)。形成至少部分安置于第一捕獲墊上方且與多個半導體封裝中的每一者的封裝輪廓對準的多個第二捕獲墊。調整多個導電通孔的標稱占據面積以考慮每一半導體裸片與其對應封裝輪廓之間的未對準。

發明內容

本文中描述的本發明的實施例提供一種方法，其包含接收電子模塊的至少部分的布局設計，所述設計至少指定(i)耦合到至少一襯底的電子裝置及(ii)連接到所述電子裝置且具有經設計布線的電跡線。接收數字輸入，所述數字輸入表示根據所述布局設計制造但無所述電跡線的至少一部分的實際電子模塊的至少部分。基于所述數字輸入估計在將所述電子裝置耦合到所述襯底時相對于所述布局設計的誤差。針對所述電跡線的至少所述部分計算校正所述經估計誤差的實際布線。在所述實際電子模塊的所述襯底上沿著所述實際布線而非所述經設計布線形成所述電跡線的至少所述部分。

在一些實施例中，計算所述實際布線包含針對所述實際電子模塊定義：(i)第一框架，其包圍所述電子裝置且保持所述電子裝置周圍的第一裕度；及(ii)第二框架，其包圍所述第一框架且保持所述電子裝置周圍的大于所述第一裕度的第二裕度。在所述第一框架與所述第二框架之間計算所述實際布線。在其它實施例中，定義所述第二框架包含基于在將所述電子裝置耦合到所述襯底時的所述經估計誤差設置所述第二裕度。在又其它實施例中，接收所述數字輸入包含接收選自由以下項組成的列表的至少一個輸入：(a)至少布置于所述第一框架及所述第二框架內的所述實際電子模塊的圖像及(b)至少布置于所述第一框架與所述第二框架之間的所述電跡線的至少所述部分的寬度的測量。

在實施例中，所述方法包含基于所述數字輸入，當所述電子裝置的至少部分或所述第一框架超出所述第二框架時，使所述實際電子模塊不合格。在另一實施例中，估計所述誤差包含估計選自由以下項組成的列表的一或多個誤差類型：(a)所述電子裝置從所述布局設計中指定的第一位置到在所述數字輸入中接收的第二位置的移位、(b)所述電子裝置在所述數字輸入中相對于所述布局設計的旋轉及(c)所述電子裝置與所述襯底之間的縮放誤差。在又一實施例中，所述經設計布線包含布置于所述經設計布線的第一邊緣上的第一位置處的至少一點，且計算所述實際布線包含基于所述數字輸入估計所述點從所述第一位置到第二不同位置的位移及基于所述第二位置計算所述實際布線上的第一經計算邊緣，使得所述第二位置布置于所述第一經計算邊緣上。