[發(fā)明專利]具有電容耦合到浮柵的柵極的存儲器單元的編程有效
| 申請?zhí)枺?/td> | 201980054776.2 | 申請日: | 2019-07-10 |
| 公開(公告)號: | CN112639977B | 公開(公告)日: | 2021-11-09 |
| 發(fā)明(設(shè)計)人: | V·馬克夫;A·柯多夫 | 申請(專利權(quán))人: | 硅存儲技術(shù)股份有限公司 |
| 主分類號: | G11C11/56 | 分類號: | G11C11/56;G11C16/04;G11C16/10 |
| 代理公司: | 上海專利商標(biāo)事務(wù)所有限公司 31100 | 代理人: | 陳斌 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 具有 電容 耦合 到浮柵 柵極 存儲器 單元 編程 | ||
1.一種存儲器設(shè)備,包括:
存儲器單元,所述存儲器單元按行和列布置,其中所述存儲器單元中的每個存儲器單元包括:
源極區(qū)和漏極區(qū),所述源極區(qū)和所述漏極區(qū)形成在半導(dǎo)體襯底中,其中所述襯底的溝道區(qū)在所述源極區(qū)與所述漏極區(qū)之間延伸,
浮柵,所述浮柵設(shè)置在所述溝道區(qū)的第一部分上方并且與其絕緣,以用于控制所述溝道區(qū)的所述第一部分的導(dǎo)電性,
選擇柵,所述選擇柵設(shè)置在所述溝道區(qū)的第二部分上方并且與其絕緣,以用于控制所述溝道區(qū)的第二部分的導(dǎo)電性,
控制柵,所述控制柵設(shè)置在所述浮柵上方并且與其絕緣,和
擦除柵,所述擦除柵設(shè)置在所述源極區(qū)上方并且與其絕緣,并且設(shè)置成與所述浮柵相鄰并且與其絕緣;和
控制電路,所述控制電路被配置為針對所述存儲器單元中的一個存儲器單元:
將第一編程電壓脈沖施加到所述源極區(qū)、所述選擇柵、所述擦除柵和所述控制柵,其中所述第一編程電壓脈沖包括施加到所述控制柵的第一電壓,
在施加所述第一編程電壓脈沖之后執(zhí)行讀取操作,所述讀取操作包括針對施加到所述控制柵的不同電壓檢測通過所述溝道區(qū)的電流,以及使用所檢測到的電流來確定對應(yīng)于通過所述溝道區(qū)的目標(biāo)電流的所述控制柵的目標(biāo)電壓,
將第二編程電壓脈沖施加到所述源極區(qū)、所述選擇柵、所述擦除柵和所述控制柵,其中所述第二編程電壓脈沖包括施加到所述控制柵的第二電壓,所述第二電壓由所述第一電壓、標(biāo)稱電壓和所述目標(biāo)電壓確定,以及
在施加所述第一編程電壓脈沖和所述第二編程電壓脈沖之后,通過將相應(yīng)的讀取電壓施加到所述漏極區(qū)、所述選擇柵和所述控制柵來確定所述一個存儲器單元的程序狀態(tài),同時檢測所述溝道區(qū)中的任何電流,其中所述讀取電壓包括施加到所述控制柵的所述標(biāo)稱電壓。
2.根據(jù)權(quán)利要求1所述的存儲器設(shè)備,其中針對所述一個存儲器單元,施加到所述控制柵的所述第二電壓由所述第一電壓加上所述標(biāo)稱電壓減去所述目標(biāo)電壓來確定。
3.根據(jù)權(quán)利要求1所述的存儲器設(shè)備,其中所述控制電路還被配置為針對所述一個存儲器單元,在所述讀取操作之后并且在施加所述第二編程電壓脈沖之前執(zhí)行擦除操作,所述擦除操作包括將正電壓施加到所述擦除柵。
4.根據(jù)權(quán)利要求1所述的存儲器設(shè)備,其中所述控制電路還被配置成針對所述一個存儲器單元:
在施加所述第一編程電壓脈沖和所述第二編程電壓脈沖之后執(zhí)行第二讀取操作,所述第二讀取操作包括針對施加到所述控制柵的不同電壓檢測通過所述溝道區(qū)的第二電流,以及使用對應(yīng)于通過所述溝道區(qū)的所述目標(biāo)電流的所檢測到的第二電流來確定所述控制柵的第二目標(biāo)電壓;以及
將第三編程電壓脈沖施加到所述源極區(qū)、所述選擇柵、所述擦除柵和所述控制柵,其中所述第三編程電壓脈沖包括施加到所述控制柵的第三電壓,所述第三電壓由所述第二電壓加上所述標(biāo)稱電壓減去所述第二目標(biāo)電壓來確定。
5.根據(jù)權(quán)利要求4所述的存儲器設(shè)備,其中所述控制電路還被配置為針對所述一個存儲器單元,在所述第二讀取操作之后并且在施加所述第三編程電壓脈沖之前執(zhí)行擦除操作,所述擦除操作包括將正電壓施加到所述擦除柵。
6.根據(jù)權(quán)利要求1所述的存儲器設(shè)備,其中所述控制電路還被配置為:
同時將所述第一編程電壓脈沖施加到第一多個所述存儲器單元,其中所述第一多個存儲器單元包括位于所述存儲器單元的所述行中的兩行或更多行中以及位于所述存儲器單元的所述列中的兩列或更多列中的存儲器單元;以及
同時將所述第二編程電壓脈沖施加到第二多個所述存儲器單元,其中所述第二多個存儲器單元包括位于所述存儲器單元的所述行中的兩行或更多行中以及位于所述存儲器單元的所述列中的僅一列中的存儲器單元。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于硅存儲技術(shù)股份有限公司,未經(jīng)硅存儲技術(shù)股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201980054776.2/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





