[發明專利]TSV之上的大金屬焊盤

在審

• 申請號: 201980051614.3
• 申請日: 2019-06-13
• 公開（公告）號: CN112534574A
• 公開（公告）日: 2021-03-19
• 發明（設計）人: G·高;B·李;G·G·小方丹;C·E·尤佐;L·W·米卡里米;B·哈巴;R·卡特卡爾
• 申請（專利權）人: 伊文薩思粘合技術公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/48;H01L23/00;H01L23/522
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅

包括過程步驟的代表性技術和器件可以被采用，來減輕由于接合界面處的金屬膨脹而導致接合的微電子襯底的分層的可能性。例如，當接觸焊盤被定位在一個或兩個襯底中的TSV之上時，可以使用具有較大直徑或表面面積(例如，針對應用是尺寸過大的)的金屬焊盤。

優先權要求和相關申請的交叉引用

本申請根據35U.S.C.119(e)(1)要求于2019年06月12日提交的美國非臨時申請號16/439,622、以及于2019年05月10日提交的美國臨時申請號62/846,081和于2018年06月13日提交的美國臨時申請號62/684,505的權益，其通過引用以其整體并入于此。

技術領域

以下描述涉及集成電路(“IC”)。更具體地，以下描述涉及制造IC裸片(die)和晶片。

背景技術

微電子元件通常包括半導體材料(諸如硅或砷化鎵)的薄平板，該薄平板通常被稱為半導體晶片。晶片可以被形成為包括在晶片表面上和/或部分嵌入在晶片內的多個集成芯片或裸片。與晶片分開的裸片通常作為單獨的、預封裝單元而被提供。在一些封裝設計中，裸片被安裝到襯底或芯片載體，該襯底或芯片載體又被安裝在諸如印刷電路板(PCB)的電路面板上。例如，許多裸片提供在適于表面安裝的封裝中。

經封裝的半導體裸片還能夠以“堆疊”設置被提供，其中一個封裝例如被提供在電路板或其他載體上，并且另一封裝被安裝在第一封裝的頂部上。這些布置可以允許若干個不同裸片和器件被安裝在電路板上的單個占用區(footprint)內，并且可以通過在封裝之間提供短互連來進一步促進高速度操作。通常，該互連距離可能僅略大于裸片自身的厚度。為了在裸片封裝的堆疊內實現互連，可以在每個裸片封裝(最頂部封裝除外)的兩側(例如，多個面)上提供用于機械連接和電連接的互連結構。

附加地，裸片或晶片可以以三維設置被堆疊，以作為各種微電子封裝方案的一部分。這可以包括：在較大的基部裸片、器件、晶片、襯底等上堆疊一個或多個裸片、器件和/或晶片的層：以垂直或水平設置堆疊多個裸片或晶片，以及兩者的各種組合。

裸片或晶片可以使用各種接合技術以堆疊設置而接合，接合技術包括直接電介質接合、非粘合技術(諸如，)或混合接合技術(諸如，)，兩者均可從Invensas Bonding Technologies，Inc.(以前的Ziptronix，Inc.)，Xperi公司獲得。接合包括自發工藝，該自發工藝在兩個制備的表面放在一起時，在周圍條件下發生的(例如，參見美國專利號6,864,585和7,485,968，其內容以其整體并入本文)。

接合的裸片或晶片的相應配合表面通常包括嵌入式導電互連結構(其可以是金屬)等。在一些示例中，接合表面被設置和對準，使得來自相應表面的導電互連結構在接合期間被聯接。聯接的互連結構在堆疊的裸片或晶片之間形成連續的導電互連(用于信號、功率等)。

實現堆疊裸片和晶片設置可能存在各種挑戰。當使用直接接合或混合接合技術接合堆疊的裸片時，通常期望待接合裸片的表面極其平坦、平滑和清潔。例如，通常，這些表面在表面形貌上應當具有非常低的變化(即，納米級變化)，以使得這些表面可以緊密配合以形成持久的接合。

雙面裸片可以被形成并且被制備以用于堆疊和接合，其中裸片的兩側將被接合到其他襯底或裸片，諸如在多裸片-到-裸片或多裸片-到-晶片的情況中。制備裸片的兩側包括加工(finish)兩個表面以滿足電介質粗糙度規格和金屬層(例如銅等)凹陷規格。例如，在接合表面處的導電互連結構可以稍微凹陷，恰好在接合表面的絕緣材料下方。在接合表面下方的凹陷量可以由器件或應用的尺寸公差、規格或物理限制來確定。可以制備混合表面以使用化學機械拋光(CMP)工藝等與另一裸片、晶片或其他襯底接合。