[發明專利]使用并行處理進行層次電路模擬的方法和系統

有效

• 申請號: 201980051374.7
• 申請日: 2019-05-31
• 公開（公告）號: CN112513861B
• 公開（公告）日: 2022-10-21
• 發明（設計）人: 亨利·宏偉·曹
• 申請（專利權）人: ICEE解決方案有限公司
• 主分類號: G06F30/36
• 分類號: G06F30/36
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

一種用于模擬層次電路的方法，包括在一系列迭代輪次的每個輪次中的自下而上的處理和自上而下的處理。自下而上處理從層次電路的底部層級開始，并獲得層次電路中每個子電路實例(SCI)的子矩陣和子向量。對于每個SCI，在獲得每個SCI的第一、第二子矩陣和第一、第二子向量后，將第二子矩陣和第二子向量上傳到層次結構中的上一層級，并將其用于計算上一層級中的父SCI的電路方程。在自上而下的處理中，從頂層電路開始，確定層次電路中每一層級的信號值。父SCI的某些信號值被向下傳遞給每個子SCI，并與子SCI的第一子矩陣和第一子向量一起用于確定子SCI的內部信號值。

技術領域

本文中描述的各種實施例大體涉及超大規模集成電路的計算機輔助設計，更具體地說，涉及使用并行處理進行分層電路模擬的方法和系統。

背景技術

集成電路的密度和復雜度越來越高，對計算機系統進行電路模擬的速度和容量提出了越來越高的要求，以便進行計算機輔助電路設計。傳統的電路模擬器(如SPICE(Simulation Program with Integrated Circuit Emphasis)或SPICE 2)已被采用作為計算機輔助設計工具，用于分析電路的電信號傳播特性。雖然SPICE或SPICE 2可以用來模擬微電子電路、包括邏輯器件和互連路徑，但隨著微電子電路的尺寸和復雜性不斷增加，使用SPICE或SPICE 2進行完整的模擬已經變得非常耗時，而且可能會超過用于運行模擬的計算機系統的存儲和處理能力。

發明內容

在一些實施例中，使用一個或多個計算機系統執行模擬層次電路的方法。該一個或多個計算機系統接收包括層次結構中的頂層電路和多個子電路實例(SCI)的層次電路網表，或者接收扁平電路網表并將扁平電路分割成層次電路網表。該層次結構具有在所述頂層電路下方的第一層級和在所述第一層級下方的至少一個第二層級，使得所述多個子電路實例(SCI)中的每個SCI是更高層級的另一個SCI的子級或所述頂層電路的子級。在一些實施例中，層次結構的每個層級包括至少一個SCI，多個SCI中的每個SCI具有外部端口，并且多個SCI中的至少一個還包括內部網。

在某些實施例中，該方法可以通過一系列迭代輪次來執行。每一迭代輪次包括一個自下而上的過程，以生成每個SCI和頂層電路的電路方程，隨后是一個自上而下的過程，以求解頂層電路和層次結構中的SCI的電路方程。在每一迭代倫次中，自下而上的處理從層次結構的最底層級開始，逐級向上移動。對于層次結構中的每一個層級和層級中的每一個SCI，自下而上的處理獲得SCI的第一和第二子矩陣以及第一和第二子向量。第一和第二子向量分別對應于第一子矩陣和第二子矩陣中的各個子向量。然后將第一子矩陣和第一子向量存儲在一個或多個存儲器中。第二子矩陣和第二子向量被向上傳遞到層次結構中的上一級，并并入到父SCI的電路方程中。

在某些實施例中，可以使用多個計算機系統或一個或多個計算機系統中的多個處理器來生成電路方程并且并行提取相同或不同層次結構層級中不同的不同SCI的子矩陣和子向量。在某些實施例中，對由第一計算機系統中的第一處理器提取的子SCI的第二子矩陣和第二子向量的訪問被傳遞或提供給第一或第二計算機系統中的第二處理器，該第二處理器用于生成父SCI的電路方程。

在同一迭代輪次期間中，在自上而下的處理中，一個或多個計算機系統進一步確定頂層電路中的信號值，該信號值包括緊靠頂層電路下方的第一層SCI的外部端口的信號值。然后，從層次結構的第一層級開始，一個或多個計算機系統繼續確定層次結構的每一層級的每個SCI的外部信號值和內部信號值。每個SCI的外部信號值從它的父SCI或頂層電路傳遞下來，并與SCI的第一子矩陣和第一子向量一起，用來計算SCI的內部信號值。