[發明專利]多層特征填充

在審

• 申請號: 201980051278.2
• 申請日: 2019-07-31
• 公開（公告）號: CN112514052A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 巴曉蘭;鄧若鵬;高舉文;桑杰·戈皮納特;勞倫斯·施洛斯
• 申請（專利權）人: 朗姆研究公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L27/11551;H01L27/11524
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 樊英如;邱曉敏

本發明描述了用導電材料填充半導體襯底結構的方法和裝置。所述方法包括在結構中沉積多層主體金屬膜，其中一種或多種沉積條件在從層到層過渡時改變。所述方法導致高填充質量、高產量、低前體消耗和低粗糙度。還提供了執行該方法的多站式室。

通過引用并入

PCT申請表作為本申請的一部分與本說明書同時提交。如在同時提交的PCT申請表中所標識的本申請要求享有其權益或優先權的每個申請均通過引用全文并入本文且用于所有目的。

背景技術

含鎢和含其他金屬材料的沉積是許多半導體制造工藝不可或缺的一部分。這些材料可用于水平互連件、相鄰金屬層之間的通孔以及金屬層和器件之間的觸點。然而，隨著器件的縮小以及工業中使用更復雜的圖案化方案，鎢薄膜的沉積成為一個挑戰。在復雜的高深寬比結構(例如3D NAND結構)中進行沉積特別具有挑戰性。

這里提供的背景描述是為了總體呈現本公開的背景的目的。當前指定的發明人的工作在其在此背景技術部分以及在提交申請時不能確定為現有技術的說明書的各方面中描述的范圍內既不明確也不暗示地承認是針對本公開的現有技術。

發明內容

本公開內容的一個方面涉及一種用導電材料填充部分制成的半導體襯底的3-D結構的方法，所述3-D結構包括側壁，在所述側壁中的多個開口通向具有多個內部區域的多個特征，所述多個內部區域能通過所述開口流體地進入，所述方法包括：在所述3-D結構內沉積所述導電材料的第一主體層，使得所述第一主體層部分地填充所述3-D結構的所述多個內部區域；在所述3-D結構內，在所述第一主體層上沉積所述導電材料的第二主體層，使得所述第二主體層至少部分地填充所述3-D結構的所述多個內部區域；以及在所述3-D結構內，在所述側壁上沉積所述導電材料的第三主體層，其中在不同條件下沉積所述第一主體層、所述第二主體層和所述第三主體層。根據多種實施方案，所述方法可以包括以下特征中的一個或多個。所述方法中，所述導電材料是鎢。所述方法中，通過原子層沉積(ALD)工藝來沉積所述第一主體層和所述第二主體層。所述方法中，通過ALD工藝沉積第三主體層。所述方法中，通過化學氣相沉積(CVD)工藝沉積所述第三主體層。所述方法中，所述ALD工藝中的每一種包括含金屬前體與還原劑的連續脈沖。所述方法中，所述含金屬前體的脈沖的流率和脈沖時間中的一者或多者在所述第一主體層的沉積期間是較大的。所述方法還包括在所述第三主體層上沉積所述導電材料的第四主體層。所述方法中，所述導電材料是鉬、釕或鈷。所述方法還包括在所述主體層中的兩者的沉積之間將所述襯底暴露于氮氣(N₂)浸泡中。

本公開內容的另一方面還涉及一種方法，其包括：提供襯底至多站式沉積室；在第一組條件下，在所述多站式沉積室的第一站中在所述襯底上沉積第一金屬主體層；將所述襯底傳送到所述多站式沉積室的第二站，并且在第二組條件下，在所述第一主體層上沉積第二金屬主體層；將所述襯底傳送到所述多站式沉積室的第三站，并且在第三組條件下，在所述第二主體層上沉積第三金屬主體層，其中從所述第一組條件過渡到所述第二組條件包括以下項中的一項或多項：改變金屬前體的脈沖時間，改變金屬前體流率，以及改變基座溫度，而從所述第二組條件過渡到所述第三組條件包括以下項中的一項或多項：改變金屬前體的脈沖時間，改變金屬前體的流率，以及改變基座溫度。改變工藝條件(例如，基座溫度)涉及在不同的站設置不同的條件；例如，第一站的第一基座溫度和第二站的第二基座溫度。

根據多種實施方案，所述方法可以包括以下特征中的一個或多個。所述方法中，所述金屬是鎢、鉬、鈷和釕中的一種。所述方法中，從所述第一組條件過渡到所述第二組條件包括：增大金屬前體的流率或增加金屬前體的脈沖時間。所述方法中，從所述第一組條件過渡到所述第二組條件包括：增加清掃時間。所述方法中，從所述第一組條件過渡到所述第二組條件包括：減小金屬前體的流率或減少金屬前體的脈沖時間。