[發明專利]可編程集成電路的分層局部重構

在審

• 申請號: 201980048365.2
• 申請日: 2019-07-19
• 公開（公告）號: CN112437925A
• 公開（公告）日: 2021-03-02
• 發明（設計）人: 余豪;R·孔;B·S·馬丁;劉俊
• 申請（專利權）人: 賽靈思公司
• 主分類號: G06F30/343
• 分類號: G06F30/343;G06F15/78
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;傅遠

用于集成電路的分層局部重構包括：使用計算機硬件將電路設計的第一局部重構模塊轉換為(415)第一局部重構容器，其中電路設計被布局和布線；使用計算機硬件將第一網表加載(420)到第一局部重構容器中，其中第一網表包括第一多個局部重構模塊，該第一多個局部重構模塊最初是空的；并且使用計算機硬件在第一多個局部重構模塊中的每個局部重構模塊內包括(435)另一網表。使用計算機硬件，實現(440)第一局部重構容器，其中在第一局部重構容器內實現第一多個局部重構模塊。

有版權材料中的權利保留

該專利文件的公開內容的一部分包含受版權保護的材料。版權所有者不反對任何人對專利文獻或專利公開內容的傳真復制，正如其在專利和商標局的專利文件或記錄中所表明的一樣，但是保留所有版權。

技術領域

本公開涉及集成電路(IC)，更具體地涉及可編程IC的局部重構。

背景技術

可編程集成電路(IC)是指包括可編程電路系統的一種IC。可編程IC的一個示例為現場可編程門陣列(FPGA)。FPGA的特征在于包括可編程電路塊。可編程電路塊的示例包括但不限于輸入/輸出塊(IOB)、可配置邏輯塊(CLB)、專用隨機存取存儲塊(BRAM)、乘法器、數字信號處理塊(DSP)、處理器、時鐘管理器、以及延遲鎖定環(DLL)。通過將配置比特流加載到可編程IC的配置存儲器中，電路設計可以在可編程IC的可編程電路內被物理實現。

局部重構是一種過程，其中可以通過將局部配置比特流加載到可編程IC中來動態重構可編程IC內被稱為“局部重構區域”或“PR區域”的可編程電路系統區域。該局部配置比特流可以指定與先前在PR區域中實現的電路系統不同的電路系統。部分配置比特流沒有為PR區域之外的可編程電路系統的各個部分指定新電路系統和/或不同電路系統。PR區域可以通過局部重構來重復進行修改，例如，為PR區域加載局部配置比特流，其中不同局部配置比特流指定不同電路系統(或應用)，而被稱為“靜態電路系統”或“靜態區域”的可編程IC的可編程電路系統的其他區域繼續操作而不會中斷。

當使用具有PR區域的電路設計時，PR區域的各種特點保持恒定。雖然PR區域內的電路系統可能會使用局部重構技術隨時間的推移發生改變，但是PR區域的邊界可能不會改變。如此，諸如PR區域的大小、PR區域的形狀、PR區域與其他電路系統的連接性以及PR區域的數目之類的某些特點在可編程IC內保持不變。

發明內容

在一個或多個實施例中，一種方法可以包括：使用計算機硬件將電路設計的第一局部重構模塊轉換為第一局部重構容器，其中電路設計被布局和布線；使用計算機硬件將第一網表加載到第一局部重構容器中，其中第一網表包括第一多個局部重構模塊，這些模塊最初是空的；使用計算機硬件在第一多個局部重構模塊的每個局部重構模塊中包括另一網表；以及使用計算機硬件實現第一局部重構容器以及該第一局部重構容器內的第一多個局部重構模塊。

在一個或多個實施例中，一種方法可以包括：在可編程集成電路的靜態區域內實現第一電路系統，該第一電路系統由第一局部比特流指定；在可編程集成電路的局部重構容器區域內實現第二電路系統，該第二電路系統由第二局部比特流指定；以及在局部重構容器區域內包含的第一局部重構區域內實現第三電路系統并且在局部重構容器區域內包含的第二局部重構區域內實現第四電路系統，其中第三電路系統由第三局部比特流指定，并且第四電路系統由第四局部比特流指定。

在一個或多個實施例中，一種集成電路可以包括靜態區域，該靜態區域包括第一可編程電路系統，該第一可編程電路系統被配置為實現與外部設備的接口；以及局部重構容器區域，該局部重構容器區域耦合到靜態區域，該局部重構容器區域使用第二可編程電路系統實現對靜態區域的接口。局部重構容器區域可以包括第一多個局部重構區域，其中第一多個局部重構區域中的至少一個局部重構區域被耦合到局部重構容器區域。