[發明專利]具有在芯片與封裝襯底之間提供電源連接的芯片互連橋的多芯片封裝結構

在審

• 申請號: 201980048351.0
• 申請日: 2019-07-18
• 公開（公告）號: CN112514062A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: J.魯賓;L.克萊文格;C.L.阿爾文
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L25/065
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王蕊瑞

1.一種封裝結構，包括：

封裝襯底；

連接到所述封裝襯底的互連橋器件；

連接到所述互連橋器件和所述封裝襯底的第一集成電路裸片；以及

連接到所述互連橋器件和所述封裝襯底的第二集成電路裸片；

其中，所述互連橋器件包括用于在所述第一和第二集成電路裸片之間提供裸片到裸片連接的布線，以及用于在所述封裝襯底與所述第一和第二集成電路裸片之間提供封裝到裸片連接的布線，其中，所述封裝到裸片連接包括電源連接；

其中，所述互連橋器件以及所述第一和第二集成電路裸片連接到所述封裝襯底的平面頂側表面；

布置在所述封裝襯底的所述平面頂側表面與所述第一集成電路裸片和所述第二集成電路裸片之間的支架連接結構，其中所述支架連接結構提供所述封裝襯底與所述第一集成電路裸片和所述第二集成電路裸片之間的裸片到封裝連接，其中所述支架連接結構被配置以偏移安裝到所述封裝襯底的所述平面頂側表面的所述互連橋器件的高度；以及

底部填充層，所述底部填充層安置于所述封裝襯底的所述平面頂側表面與所述第一和第二集成電路裸片之間，其中所述支架連接結構和所述互連橋器封裝于所述底部填充層中。

2.如權利要求1所述的封裝結構，其中，所述支架結構包括銅柱結構和焊料涂覆的銅球中的一個，所述銅柱結構和所述焊料涂覆的銅球形成在所述封裝襯底的所述頂側表面上的觸點焊盤上。

3.如權利要求1所述的封裝結構，其中：

所述第一集成電路裸片使用第一互連凸塊陣列連接到所述互連橋器件的頂表面；

所述第二集成電路裸片使用第二互連凸塊陣列連接到所述互連橋器件的所述頂面；

所述互連橋具有使用第三互連凸塊陣列連接到所述封裝襯底的所述平面頂側表面的底表面；

所述第一和第二互連凸塊陣列具有第一連接間距；

所述第三互連凸塊陣列具有第二連接間距；以及

所述第一連接間距小于所述第二連接間距。

4.如權利要求3所述的封裝結構，其中所述第一連接間距為55微米或更小，并且其中所述第二連接間距大于55微米。

5.如權利要求1所述的封裝結構，其中，所述互連橋器件包括多層無機電介質材料和圖案化的金屬化的構建以提供層間通孔和橫向跡線以形成所述互連橋器件的所述布線。

6.如權利要求5所述的封裝結構，其中，所述多層無機電介質材料和所述圖案化金屬化的構建包括使用后段制程制造工藝形成的后段制程互連結構。

7.如權利要求5所述的封裝結構，其中，所述互連橋器件包括具有圖案化的金屬化的至少一個有機電介質層，所述圖案化的金屬化提供用于所述封裝到裸片連接的所述布線。

8.如權利要求1所述的封裝結構，其中所述第一集成電路裸片包括存儲器裸片，并且其中所述第二集成電路裸片包括處理器裸片。

9.如權利要求1所述的封裝結構，其中，所述第一集成電路裸片的占用面積與所述互連橋器件的占用面積完全重疊，使得所述第一集成電路裸片與所述封裝襯底之間的所有輸入/輸出都被路由通過所述互連橋器件。

10.如權利要求1所述的封裝結構，其中，所述封裝襯底包括陶瓷基底襯底和有機層壓件構造襯底中的一個。