[發明專利]用于生產針對防輻射優化的電路的方法

有效

• 申請號: 201980041187.0
• 申請日: 2019-06-17
• 公開（公告）號: CN112313520B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: C·奧蒂;T·波特博夫
• 申請（專利權）人: 賽峰電子與防務公司
• 主分類號: G01R31/3181
• 分類號: G01R31/3181;G01R31/28;G01R31/3185;G06F30/34;G06F30/337;G06F119/10
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 亓云;陳斌

1.一種用于生產針對防輻射來優化的電路的生產方法，所述生產方法包括在包含至少一個參考表面的參考電路上執行的初步表征階段，所述至少一個參考表面上分布有輻射敏感參考元件(5，9，12，16，20)，所述初步表征階段包括以下步驟：

·多次輻照所述參考電路；

·每次輻照后，如果所述參考電路的一個或多個參考元件已經失效，則定位所述參考元件；以及

·所述參考電路的所述參考表面上映射所述輻照的影響；

·所述生產方法進一步包括優化階段，所述優化階段包括根據在所述參考電路上執行的所述映射來適配至少一個經優化輻射敏感元件(35，37，39)在經優化電路的至少一個經優化表面上的位置。

2.如權利要求1所述的生產方法，其特征在于，在所述參考電路的特定參考元件失效的情況下，所述映射包括根據所述特定參考元件和至少一個其他參考元件的位置來估計所述其他參考元件同時失效的概率的步驟。

3.如權利要求1所述的生產方法，其特征在于，所述映射包括定義包含所述參考電路的多個參考元件的至少一個失效群的步驟，所述失效群使得所述失效群中的至少兩個參考元件的同時失效的概率大于預定閾值。

4.如權利要求3所述的生產方法，其特征在于，所述優化階段包括確保所述經優化電路的在共同功能內協作的兩個經優化元件沒有呈現出與所述參考電路的屬于同一失效群的兩個參考元件的位置相對應的位置。

5.如權利要求4所述的方法，其特征在于，所述功能是尋求硬化所述經優化電路來防輻射的硬化功能。

6.如權利要求5所述的生產方法，其特征在于，所述硬化功能是三模冗余。

7.如權利要求5所述的生產方法，其特征在于，所述硬化功能是糾錯編碼。

8.如任一前述權利要求所述的生產方法，其特征在于，每一參考元件是包括一個或多個雙穩態的參考寄存器，所述初步表征階段包括在所述輻照之前執行的用已知數據填充所述參考電路的每個參考寄存器的步驟，失效的參考寄存器是通過檢測包含與所述已知數據不同的數據的參考寄存器來標識的。

9.一種使用如任一前述權利要求的生產方法來生產的經優化電路。

10.一種經優化電路，包括布置成執行多個功能的經優化元件，對于每一功能，所述經優化電路使得在所述功能內協作的兩個經優化元件被定位在與所述參考電路的屬于不同失效群的兩個參考元件的位置相對應的位置，所述失效群由如權利要求3所述的生產方法來定義。

11.一種如權利要求9或權利要求10所述的經優化電路，其特征在于，所述經優化電路是FPGA或ASIC。

12.一種如權利要求9或權利要求10所述的經優化電路，其特征在于，所述經優化電路是模擬電路。

13.一種包括如權利要求9到12中任一項所述的經優化電路的電路卡。

14.一種包括如權利要求13所述的電路卡的慣性測量單元。

15.一種包括如權利要求14所述的慣性測量單元的導航系統。

16.一種放置和布線工具，其被布置成采集第一放置和布線以及還有在如權利要求1到8中任一項所述的生產方法中執行的映射的結果，所述放置和布線工具還被布置成在所述第一放置和布線上執行如任一前述權利要求所述的生產方法的優化階段以獲得第二放置和布線。

17.如權利要求16所述的放置和布線工具，其特征在于，所述放置和布線工具被布置成執行FPGA的放置和布線。

18.如權利要求16所述的放置和布線工具，其特征在于，所述放置和布線工具被布置成執行ASIC的放置和布線。