[發(fā)明專利]將硅薄層移轉(zhuǎn)的方法

在審

• 申請?zhí)枺?/td>: 201980038984.3
• 申請日: 2019-05-23
• 公開（公告）號: CN112262467A
• 公開（公告）日: 2021-01-22
• 發(fā)明（設(shè)計）人: G·薩曼塔;S·塞佩達
• 申請（專利權(quán)）人: 環(huán)球晶圓股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司 11287
• 代理人: 江葳

本發(fā)明揭示一種用于制備絕緣體上半導(dǎo)體結(jié)構(gòu)的方法，其包括將硅薄層從施體襯底移轉(zhuǎn)到處置襯底上。

相關(guān)申請的交叉引用

本申請案要求2018年6月8日申請的第62/682,228號美國臨時申請案的優(yōu)先權(quán)權(quán)利，所述案的揭示內(nèi)容以宛如全文闡述的引用方式并入。

技術(shù)領(lǐng)域

本發(fā)明大體上涉及半導(dǎo)體晶片制造的領(lǐng)域。更具體來說，本發(fā)明涉及一種在絕緣體上硅結(jié)構(gòu)的制造中將薄硅層從施體襯底移轉(zhuǎn)到處置襯底的方法。

背景技術(shù)

一般由單晶錠(例如硅錠)制備半導(dǎo)體晶片，所述單晶錠經(jīng)修整及研磨以具有用于在后續(xù)過程中適當定向晶片的一或多個平面或切口。接著，將錠切割成個別晶片。盡管本文中將參考由硅建構(gòu)的半導(dǎo)體晶片，但其它材料可用于制備半導(dǎo)體晶片，例如鍺、碳化硅、硅鍺、砷化鎵及III族及V族元素的其它合金(例如氮化鎵或磷化銦)或II族及VI族元素的合金(例如硫化鎘或氧化鋅)。

半導(dǎo)體晶片(例如硅晶片)可用于制備復(fù)合層結(jié)構(gòu)。復(fù)合層結(jié)構(gòu)(例如絕緣體上半導(dǎo)體，且更具體來說，絕緣體上硅(SOI)結(jié)構(gòu))大體上包含處置晶片或?qū)印⒀b置層及處置層與裝置層之間的絕緣(即，電介質(zhì))膜(通常為氧化物層)。裝置層的厚度一般在0.01微米到20微米之間，例如0.05微米到20微米之間。厚膜裝置層可具有約1.5微米到約20微米之間的裝置層厚度。薄膜裝置層可具有約0.01微米到約0.20微米之間的厚度。一般來說，通過使兩個晶片緊密接觸，借此由范德瓦爾(van der Waal)力引發(fā)接合，接著進行熱處理以強化接合來產(chǎn)生例如絕緣體上硅(SOI)、藍寶石上硅(SOS)及石英上硅的復(fù)合層結(jié)構(gòu)。退火可將末端硅烷醇基轉(zhuǎn)換成兩個界面之間的硅氧烷鍵，借此強化接合。

在熱退火之后，接合結(jié)構(gòu)經(jīng)受進一步處理以移除施體晶片的大部分以實現(xiàn)層移轉(zhuǎn)。例如，可使用晶片薄化技術(shù)(例如蝕刻或研磨)(通常稱為回蝕SOI(即，BESOI))，其中將硅晶片結(jié)合到處置晶片且接著緩慢蝕除硅晶片，直到處置晶片上僅保留硅薄層。例如，參閱第5,189,500號美國專利，其揭示內(nèi)容以宛如全文闡述的引用方式并入本文中。此方法耗時且昂貴，浪費襯底中的一者，且通常對于不到數(shù)微米的層不具有合適的厚度均勻性。

實現(xiàn)層移轉(zhuǎn)的另一常用方法利用氫植入，接著進行熱誘發(fā)分層。在施體晶片的前表面下方的特定深度處植入粒子(原子或電離原子，例如氫原子或氫原子及氦原子的組合)。植入粒子在施體晶片中在其植入的特定深度處形成分裂面。清潔施體晶片的表面以移除在植入工藝期間沉積于晶片上的有機化合物或其它污染物，例如硼化合物。

接著，通過親水接合工藝來將施體晶片的前表面接合到處置晶片以形成接合晶片。在接合之前，通過使晶片的表面暴露于含有(例如)氧或氮的等離子體來活化施體晶片及/或處置晶片。在通常稱為表面活化的工藝中，暴露于等離子體使表面的結(jié)構(gòu)改質(zhì)，所述活化工藝使施體晶片及處置晶片的一或兩者的表面呈親水性。另外，可通過濕式處理(例如SC1清潔或氫氟酸)來化學(xué)活化晶片的表面。濕式處理及等離子體活化可依任一順序發(fā)生，或晶片可僅經(jīng)受一種處理。接著，將晶片按壓在一起且在其間形成接合。歸因于范德瓦爾力，此接合相對較弱且必須在進一步處理可發(fā)生之前強化。

在一些工藝中，通過加熱或退火接合晶片對來強化施體晶片與處置晶片(即，接合晶片)之間的親水接合。在一些工藝中，晶片接合可在低溫下發(fā)生，例如約300℃到約500℃之間。在一些工藝中，晶片接合可在高溫下發(fā)生，例如約800℃到約1100℃之間。高溫引起施體晶片及處置晶片的鄰接表面之間形成共價鍵，因此固化施體晶片與處置晶片之間的接合。在加熱或退火接合晶片的同時，早先植入施體晶片中的粒子使分裂面弱化。