[發明專利]自適應時間數字轉換器和方法

在審

• 申請號: 201980038297.1
• 申請日: 2019-10-28
• 公開（公告）號: CN113196668A
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 吉爾·霍洛維茨;阿爾耶·法布爾;尼西姆·馬赫盧夫;葉夫根尼·休梅克;伊加爾·庫什尼爾
• 申請（專利權）人: 英特爾公司
• 主分類號: H03L7/085
• 分類號: H03L7/085;G04F10/00
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 張敏

公開了用于控制自適應時間數字轉換器(TDC)的系統、方法以及電路，所述TDC確定參考信號與鎖相環(PLL)反饋信號之間的相位差。自適應TDC電路包括n個延遲元件的鏈，每個延遲元件的特征在于增量延遲。門電路在門控使能信號具有使能值時輸出門控的PLL反饋信號。各自與延遲元件相關聯的n個采樣元件由到達相關聯的延遲元件的輸入的所述參考信號使能，以存儲所述門控的PLL反饋信號的值。自適應門控電路被配置為基于增量延遲和PLL反饋信號的周期來生成門控使能信號。可以控制延遲元件的供電電壓，以使得延遲元件展現出期望的增量延遲。

相關申請的引用

本申請要求2018年12月21日提交的美國申請號為16/229,638的申請的優先權，以引用的方式將該申請的全部內容并入本文。

背景技術

在數字鎖相環(DPLL)中采用時間數字轉換器(TDC)來量化本地振蕩器(LO)輸出(通常為高頻信號)與參考時鐘(通常為低頻信號)之間的相對相位。該量化是通過測量LO輸出信號中的表征事件(signifying event)與參考時鐘信號中的表征事件(諸如信號的選定上升/下降沿)之間的相對時間來在TDC中獲得的。

附圖說明

圖1圖示了根據所述各個方面的包括自適應TDC系統的示例性收發器。

圖2圖示了根據所述各個方面的示例性自適應TDC系統。

圖3圖示了根據所述各個方面的自適應門控技術的示例性時序圖。

圖4A圖示了根據所述各個方面的自適應地控制自適應TDC電路的透明窗口(transparency window)的示例性方法的示例性流程圖。

圖4B圖示了根據所述各個方面的自適應地控制自適應TDC電路的供電電壓的示例性方法的示例性流程圖。

圖5圖示了根據所述各個方面的示例性通信電路。

具體實施例

圖1圖示了包括DPLL 110的示例性收發器系統100，該DPLL生成LO信號以供在LO分發網絡上分發到接收器(RX)和/或發送器(TX)(未示出)。DPLL 110從晶體振蕩器電路接收參考信號REF并且控制DCO(或其它振蕩器電路)，以生成與參考信號同相的期望LO信號。為了控制DCO，DPLL 110將PLL反饋信號反饋到自適應TDC系統120。自適應TDC系統120能夠以最小化電流消耗的方式修改用于定義透明窗口的門控信號，并且修改TDC供電電壓，以調節可由自適應TDC系統120測量的信號頻率的范圍。

自適應TDC系統120充當相位檢測器，該相位檢測器確定參考信號與PLL反饋信號之間的相位差。如本文所用的，“PLL反饋信號”指代與如下LO信號有關的任何信號：出于PLL或DPLL中的閉環控制的目的，該LO信號被反饋到相位檢測器。自適應TDC系統120所確定的相位差用于控制DCO，以使LO信號與參考信號對齊。

TDC在DPLL中通常用作相位檢測器。為了有效地實現該目標，需要TDC覆蓋更快(LO)信號的至少一個完整周期，該周期由利用LO信號的設備的操作頻率來指定。具體地，由TDC量化的時間跨度由系統中存在的最低頻率LO信號(特征在于周期最長)確定。

在許多不同類型的可用的TDC中，閃速TDC由于其簡單性和魯棒性而是最多產的TDC之一。這種類型的TDC包括延遲元件的單向鏈，這些延遲元件被設計為建立量化時間網格。所需的延遲元件的數量由延遲元件所表現出的最低發生增量延遲來規定，該最低發生增量延遲通常是源自最快的生產拐點。