[發明專利]跟蹤邏輯塊地址的數據溫度

在審

• 申請號: 201980029110.1
• 申請日: 2019-03-07
• 公開（公告）號: CN112041931A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: K·K·姆奇爾拉;彼特·西恩·費利;A·馬爾謝;S·瑞特南;H·R·桑吉迪;V·P·拉亞普魯
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/10;G11C16/04;G11C7/04;G06F7/46
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

多種應用可包含如下設備和/或方法：其包含通過一或多個數據溫度分析器操作多個累加器來對到邏輯塊地址范圍的主機寫入計數，跟蹤存儲器裝置的邏輯塊地址的數據溫度。主機寫入的數據的數據溫度是覆寫邏輯塊地址處的數據的頻率的度量。在各種實施例中，跟蹤可包含使所述多個累加器中的每一個進行的計數的起點交錯以提供邏輯塊地址帶區到溫度區中的后續分組，這可達成更好的數據分離。可基于一或多個數據溫度分析器對所述多個累加器的交錯操作提供的分組，將從主機接收的具有邏輯塊地址的數據路由到與溫度區相關聯的塊。公開了額外的設備、系統和方法。

優先權申請

本申請案主張2018年3月19日申請的美國申請案序列號15/924,951的優先權益，其以全文引用的方式并入本文中。

背景技術

存儲器裝置通常提供為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包含易失性和非易失性存儲器。易失性存儲器需要功率來維持其數據，且易失性存儲器的實例包含隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)和同步動態隨機存取存儲器(SDRAM)等等。非易失性存儲器可在未被供電時保持所存儲數據，且非易失性存儲器的實例包含快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、靜態RAM(SRAM)、可擦除可編程ROM(EPROM)、電阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)、磁阻式隨機存取存儲器(MRAM)和三維(3D)XPoint^TM存儲器等等。

快閃存儲器用作廣泛范圍的電子應用的非易失性存儲器。快閃存儲器裝置通常包含允許高存儲器密度、高可靠性和低功耗的單晶體管浮動柵極或電荷阱存儲器單元的一或多個群組。兩種常見類型的快閃存儲器陣列架構包含NAND和NOR架構，所述架構以每一個的基本存儲器單元配置所布置的邏輯形式來命名。存儲器陣列的存儲器單元通常布置成矩陣。在實例中，陣列的一行中的每一浮動柵極存儲器單元的柵極耦合到存取線(例如，字線)。在NOR架構中，陣列的一列中的每一存儲單元的漏極耦合到數據線(例如，位線)。在NAND架構中，陣列中的串中的存儲器單元在源極線與位線之間源極到漏極地串聯耦合在一起。

NOR及NAND架構半導體存儲器陣列均通過解碼器來存取，所述解碼器通過選擇耦合到特定存儲器單元的柵極的字線來激活特定存儲器單元。在NOR架構半導體存儲器陣列中，一旦被激活，選定存儲器單元便使其數據值置于位線上，從而依據特定單元經編程的狀態而使不同電流流動。在NAND架構半導體存儲器陣列中，將高偏壓電壓施加于漏極側選擇柵極(SGD)線。以指定傳遞電壓(例如，Vpass)驅動耦合到每一群組的非所選存儲器單元的柵極的字線，以使每一群組的非所選存儲器單元作為傳遞晶體管操作(例如，以不受其所存儲的數據值限制的方式傳遞電流)。電流隨后從源極線穿過每個串聯耦合的群組流動到位線，僅受每個群組中的所選擇的存儲器單元限制，從而將所選擇的存儲器單元的行的當前經編碼數據值置于位線上。

NOR或NAND架構半導體存儲器陣列中的每個快閃存儲器單元可以個體地或共同地編程到一或數個經編程狀態。舉例來說，單層級單元(SLC)可表示兩個編程狀態(例如，1或0)中的一個，從而表示一個數據位。然而，閃存存儲器單元也可表示大于兩個的經編程狀態中的一個，從而允許制造較高密度的存儲器而不增加存儲器單元的數目，這是因為每一單元可表示大于一個的二進制數字(例如，大于一個位)。此類單元可被稱為多狀態存儲器單元、多數字單元或多層級單元(MLC)。在某些實例中，MLC可指代每單元可存儲兩個數據位(例如，四個經編程狀態中的一個)的存儲器單元，三層級單元(TLC)可指代每單元可存儲三個數據位(例如，八個經編程狀態中的一個)的存儲器單元，且四層級單元(QLC)可每單元存儲四個數據位。MLC在本文中以其較廣泛情形使用，以指代每單元可存儲大于一個數據位(即，可表示大于兩個經編程狀態)的任何存儲器單元。