[發明專利]用于加速抗蝕劑和蝕刻模型校準的實時調節方法

有效

• 申請號: 201980019992.3
• 申請日: 2019-03-07
• 公開（公告）號: CN111868634B
• 公開（公告）日: 2023-06-09
• 發明（設計）人: 石洪菲;王進澤;陽鵬程;王磊;馮牧
• 申請（專利權）人: ASML荷蘭有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 張啟程

本公開涉及一種用于加速制作過程模型的校準的方法，該方法包括執行以下的一次或更多次迭代：定義一個或更多個制作過程模型項；接收與所述一個或更多個制作過程模型項有關的預先確定的信息；基于所述預先確定的信息生成制作過程模型，所述制作過程模型被配置為生成與量測測規有關的一個或更多個預測；確定與測規的尺寸有關的預測是否在于制作過程后的晶片上測量的測規的預先確定的閾值之內；以及響應于預測未突破預先確定的閾值，優化一個或更多個制作過程項，使得與測規的尺寸有關的預測在制作過程后的晶片上測量的測規的預先確定的閾值之內。

相關申請的交叉引用

本申請要求于2018年3月20日提交的美國申請62/645,756的優先權，該申請的全部內容以引用的方式并入本文中。

技術領域

本公開涉及用于加速抗蝕劑和蝕刻模型校準的實時調節方法。

背景技術

光刻設備可例如用于集成電路(IC)的制造中。在這種情況下，掩模可以包含與IC的單個層相對應的電路圖案，并且該圖案可以成像到已涂覆有輻射敏感材料(抗蝕劑)層的襯底(硅晶片)上的目標部分(例如包括一個或更多個管芯)上。通常，單個晶片將包含相鄰目標部分的整個網絡，這些目標部分經由投影系統被一次一個地相繼輻照。

在使用光刻投影設備的制造過程中，將掩模圖案成像到至少部分地被輻射敏感材料(抗蝕劑)層覆蓋的襯底上。在該成像步驟之前，可以對襯底進行各種工序，諸如底涂、抗蝕劑涂覆和軟焙烤。曝光后，可以對襯底進行其他工序，諸如曝光后焙烤(PEB)、顯影、硬焙烤以及成像特征的測量/檢查。該工序陣列用作圖案化器件(例如IC)的單個層的基礎。然后，這種圖案化的層可以經歷各種過程，諸如蝕刻、離子注入(摻雜)、金屬化、氧化、化學機械拋光等，所有這些都旨在完成單個層。如果需要多個層，則需對每個新的層重復整個工序或其變體。最終，器件陣列將出現在襯底(晶片)上。然后通過諸如切割或鋸切的技術將這些器件彼此分開，從而可以將單個器件安裝在載體上，連接到引腳等。

隨著半導體制造過程的不斷發展，電路元件的尺寸不斷減小，而每個器件的功能元件(諸如晶體管)的數量已經穩定地增加了數十年，遵循通常被稱為“摩爾定律”的趨勢。為了確保根據給定目標電路設計的要求在半導體襯底上生成特征，需要使用復雜的數值模型來預測鄰近效應，并且需要在成功制造高端器件變得可行之前將校正或預變形施加于掩模的設計。在典型的高端設計中，幾乎每個特征邊緣都需要進行一些修改，以實現與目標設計足夠接近的印制圖案。這些修改可包括邊緣位置或線寬的偏移或偏置以及“亞分辨率輔助”特征的應用，這些特征不旨在其自身被印制，而是會影響相關聯的主要特征的性能。

考慮到芯片設計中典型地存在的數百萬個特征，將基于模型的OPC應用于目標設計需要良好的過程模型和大量的計算資源。OPC本質上是一個非常大的優化問題。在一般情況下，沒有封閉形式的解決方案可以解決此問題，OPC供應商使用近似、迭代過程，其無法始終解決布局上所有可能的弱點。

OPC需要精確描述光刻過程的魯棒的模型。因此需要用于這種光刻模型的校準工序，其在整個過程窗口中提供有效、魯棒和準確的模型。當前，使用具有晶片測量結果的一定數量的一維和/或二維測規圖案來完成校準。更具體地說，這些一維測規圖案包括但不限于節距和CD變化的線間距圖案、隔離線、多條線等，而二維測規圖案典型地包括線端、觸點、以及隨機選擇的SRAM(靜態隨機存取存儲器)圖案。本領域技術人員將理解，本公開足夠通用以適應任何類型的圖案。然后將這些圖案成像到晶片上，并測量所得的晶片CD和/或接觸能。然后，將原始測規圖案及其晶片測量結果一起用于確定模型參數，從而將模型預測與晶片測量結果之間的差異最小化。