[發(fā)明專利]具有硬件支持的存儲器緩沖區(qū)溢出檢測的處理器

在審

• 申請?zhí)枺?/td>: 201980019273.1
• 申請日: 2019-03-18
• 公開（公告）號: CN111868722A
• 公開（公告）日: 2020-10-30
• 發(fā)明（設(shè)計）人: E·N·什里夫;E·T·彼得斯;P·T·羅伊內(nèi)
• 申請（專利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類號: G06F21/52
• 分類號: G06F21/52
• 代理公司: 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司 11245
• 代理人: 趙志剛

1.一種處理器，其包括：

用于執(zhí)行程序指令的電路，每個程序指令存儲在具有相應(yīng)程序地址的位置中；

用于存儲要被執(zhí)行的程序指令的程序地址的指示的電路；

存儲器堆棧，其包括多個堆棧存儲空間，每個堆棧存儲空間可操作以接收作為返回地址的程序地址；

與相應(yīng)的堆棧存儲空間相對應(yīng)的多個寫保護(hù)指示符；以及

用于響應(yīng)于檢測到處理器寫入被導(dǎo)向到選定的堆棧存儲空間而生成故障的電路，其中在所述多個寫保護(hù)指示符中針對所述選定的堆棧存儲空間的相應(yīng)的寫保護(hù)指示符指示所述選定的堆棧存儲空間是寫保護(hù)的。

2.根據(jù)權(quán)利要求1所述的處理器，其中，如果所述選定的堆棧存儲空間存儲了返回地址，則所述相應(yīng)的寫保護(hù)指示符指示所述選定的堆棧存儲空間是寫保護(hù)的。

3.根據(jù)權(quán)利要求1所述的處理器，其中，所述存儲器堆棧包括所述多個寫保護(hù)指示符。

4.根據(jù)權(quán)利要求1所述的處理器，其中，在所述多個堆棧存儲空間中的每個堆棧存儲空間包括：

用于存儲數(shù)據(jù)的第一部分，其可以包括所述返回地址；以及

第二部分，其可操作地作為在所述多個寫保護(hù)指示符中的相應(yīng)的寫保護(hù)指示符。

5.根據(jù)權(quán)利要求4所述的處理器，其中，所述第二部分由單個位組成。

6.根據(jù)權(quán)利要求4所述的處理器，其中，所述第二部分由單個最低有效位組成。

7.根據(jù)權(quán)利要求4所述的處理器，其中，所述第一部分是選自2^N個位組成的集合，其中，N是4或更大的整數(shù)。

8.根據(jù)權(quán)利要求4所述的處理器，其中：

所述第二部分由單個位組成；以及

所述第一部分選自2^N個位組成的集合，其中N是4或更大的整數(shù)。

9.根據(jù)權(quán)利要求1所述的處理器，其中，所述存儲器堆棧進(jìn)一步包括用于存儲所述多個寫保護(hù)指示符的至少一個存儲空間。

10.根據(jù)權(quán)利要求9所述的處理器，其中，在所述多個堆棧存儲空間中的每個堆棧存儲空間由2^N個位組成，其中，N是4或更大的整數(shù)。

11.根據(jù)權(quán)利要求9所述的處理器，其中，所述至少一個存儲空間由2^N個位組成，并且所述多個堆棧存儲空間由N個字組成，其中，N是4或更大的整數(shù)。

12.根據(jù)權(quán)利要求1所述的處理器，其中，用于存儲要被執(zhí)行的程序地址的指示的所述電路包括程序計數(shù)器。

13.根據(jù)權(quán)利要求1所述的處理器，其進(jìn)一步包括用于響應(yīng)于檢測到對所述相應(yīng)的堆棧存儲空間的嘗試寫入具有返回地址而設(shè)置對應(yīng)于相應(yīng)的選定的堆棧存儲空間的寫保護(hù)指示符的電路。

14.根據(jù)權(quán)利要求1所述的處理器，其中，所述用于設(shè)置的電路對檢測到對所述相應(yīng)的堆棧存儲空間的嘗試寫入包括用于將返回地址寫入所述相應(yīng)的堆棧存儲空間的進(jìn)棧指令做出響應(yīng)。

15.根據(jù)權(quán)利要求1所述的處理器，其中，所述用于生成所述故障的電路進(jìn)一步用于禁止在所述選定的堆棧存儲空間中重寫返回地址。

16.根據(jù)權(quán)利要求1所述的處理器，其中，所述多個寫保護(hù)指示符中的每一個由單個位組成。

17.根據(jù)權(quán)利要求1所述的處理器，其中，所述多個寫保護(hù)指示符中的每一個包括多個位。