[發明專利]處理器間通信

在審

• 申請號: 201980010772.4
• 申請日: 2019-01-30
• 公開（公告）號: CN111656338A
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 安德斯·諾爾;喬爾·魯斯滕;斯特芬·威肯
• 申請（專利權）人: 北歐半導體公司
• 主分類號: G06F15/17
• 分類號: G06F15/17;G06F13/40
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 宋融冰

1.一種集成電路器件，其包括：

第一處理子系統，其包括：

第一本地總線；

連接到第一本地總線的第一處理器；

連接到第一本地總線的第一組一個或多個本地外圍設備；和

連接到第一本地總線的第一橋單元；

第二處理子系統，其包括：

第二本地總線；

連接到第二本地總線的第二處理器；

連接到第二本地總線的第二組一個或多個本地外圍設備；和

連接到第二本地總線的第二橋單元；和

第一橋單元和第二橋單元之間的電互連，

其中：

第一處理子系統、第二處理子系統和所述電互連集成在公共的半導體基板上；

第一橋單元包括任務寄存器，該任務寄存器可通過第一本地總線訪問；

第一橋單元被配置為或可配置為：

檢測對所述任務寄存器的寫入；和

通過在所述電互連上向第二橋單元發送事件信號來響應所述寫入，并且

第二橋單元被配置為或可配置為：

從第一橋單元接收所述事件信號；和

響應于接收到所述事件信號，向第二處理器發送中斷信號。

2.根據權利要求1所述的集成電路器件，其中所述第二處理子系統在所述第二橋單元與所述第二組外圍設備的外圍設備之間包括本地事件線，用于從所述第二橋單元向所述外圍設備發送本地事件信號，其中第二橋單元被配置為或可配置為響應于通過所述電互連接收到所述事件信號而向所述外圍設備發送這樣的本地事件信號。

3.根據權利要求1所述的集成電路器件，其中所述第二處理子系統在所述第二橋單元與所述第二組外圍設備的外圍設備之間包括本地事件線，用于從所述第二橋單元向所述外圍設備發送本地事件信號，其中第二橋單元被配置為或可配置為響應于通過所述電互連接收到另外事件信號而向所述外圍設備發送這樣的本地事件信號，其中第二橋單元被配置為響應于接收到所述另外事件信號不發送中斷信號到第二處理器。

4.根據權利要求2或3所述的集成電路器件，其中所述第二組外圍設備的所述外圍設備是可編程外圍設備接口(PPI)，并且其中所述第二處理子系統包括將所述PPI連接到第二組外圍設備的一個或多個另外外圍設備的一條或多條事件線。

5.根據任一前述權利要求所述的集成電路器件，其中所述第一處理子系統包括在所述第一組外圍設備的外圍設備與所述第一橋單元之間的線路，用于從所述外圍設備向所述第一橋單元發送任務信號，其中第一橋單元被配置為或可配置為通過在所述電互連上向第二橋單元發送事件信號來響應于從所述外圍設備接收到這樣的任務信號。

6.根據權利要求5所述的集成電路器件，其中所述第一組外圍設備中的所述外圍設備是可編程外圍設備接口(PPI)，并且其中所述第一處理子系統包括連接所述第一組外圍設備中的一個或多個另外外圍設備到所述PPI的一條或多條任務線。

7.根據權利要求1所述的集成電路器件，其中所述第二處理器被配置為響應于從所述第二橋單元接收到所述中斷信號而從睡眠狀態喚醒。