[發明專利]具有多平面混合子塊編程的非易失性存儲器

有效

• 申請號: 201980006000.3
• 申請日: 2019-02-05
• 公開（公告）號: CN111386571B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: H.陳;Z.周
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/10;G11C16/30;G11C5/14;G11C16/04
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

一種非易失性存儲器系統包含連接到非易失性存儲器單元的控制電路。所述控制電路被配置成同時對連接到位于裸片的不同平面中的不同塊的不同子塊中的不同字線的存儲器單元進行編程。

背景技術

半導體存儲器廣泛用于各種電子裝置中，諸如蜂窩電話、數字相機、個人數字助理、醫療電子設備、移動計算裝置、服務器、固態驅動器、非移動計算裝置和其它裝置。半導體存儲器可包括非易失性存儲器或易失性存儲器。非易失性存儲器甚至在非易失性存儲器未連接到電源(例如，電池)時允許存儲和保存信息。非易失性存儲器的實例包含快閃存儲器(例如，NAND型和NOR型快閃存儲器)。

存儲器系統可用于存儲由主機裝置(或其它客戶端)提供的數據。重要的是，將數據編程到存儲器系統中的過程較快，使得主機裝置(或其它客戶端)不必很長時間地等待存儲器系統完成編程。

附圖說明

編號相似的元件在不同圖中指代共同組件。

圖1為描繪存儲器系統的一個實施例的框圖。

圖2為存儲器裸片的一個實施例的框圖。

圖3為單片三維存儲器結構的一個實施例的一部分的透視圖。

圖4A為具有兩個平面的存儲器結構的框圖。

圖4B描繪存儲器單元塊的一部分的俯視圖。

圖4C描繪存儲器單元塊的一部分的截面視圖。

圖4D描繪選擇柵極層和字線層的視圖。

圖4E為存儲器單元豎列的截面視圖。

圖4F為多個NAND串的示意圖。

圖5描繪閾值電壓分布。

圖6為描述數據值到數據狀態的分配的一個實例的表。

圖7為描述對非易失性存儲器進行編程的過程的一個實施例的流程圖。

圖8為描繪存儲器單元豎列的框圖。

圖9為描繪存儲器系統的部分的框圖，所述存儲器系統同時對連接到位于裸片的不同平面中的不同塊的不同子塊中的不同字線的存儲器單元進行編程。

圖10為描繪電壓源的框圖，所述電壓源用于同時對連接到位于裸片的不同平面中的不同塊的不同子塊中的不同字線的存儲器單元進行編程。

圖11為描繪電壓源的框圖，所述電壓源用于同時對連接到位于裸片的不同平面中的不同塊的不同子塊中的不同字線的存儲器單元進行編程。

圖12為描繪電壓源的框圖，所述電壓源用于同時對連接到位于裸片的不同平面中的不同塊的不同子塊中的不同字線的存儲器單元進行編程。

圖13為描繪電壓源的框圖，所述電壓源用于同時對連接到位于裸片的不同平面中的不同塊的不同子塊中的不同字線的存儲器單元進行編程。

圖14為描述編程過程的一個實施例的流程圖。

圖15為描述編程過程的一個實施例的流程圖。

圖16為描述編程過程的一個實施例的流程圖。

圖17為描述編程過程的一個實施例的流程圖。

圖18為描述編程過程的一個實施例的流程圖。

圖19為描述將不同位線信號施加到不同位線的過程的一個實施例的流程圖。

圖20為描繪編程過程的一個實施例的信號圖。

圖21為描述將不同位線信號施加到不同位線的過程的一個實施例的流程圖。

圖22為描繪編程過程的一個實施例的信號圖。