[發明專利]三維存儲器件及其形成方法

有效

• 申請號: 201980003923.3
• 申請日: 2019-12-24
• 公開（公告）號: CN111108600B
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 孫中旺;張中;周文犀;夏志良
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/11573;H01L27/1157;H01L27/11565
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 劉健;張殿慧

1.一種半導體器件，包括：

襯底；

在所述襯底之上交替堆疊的字線層和絕緣層的堆疊層；以及

第一陣列區和第二陣列區，所述第一陣列區和所述第二陣列區位于所述堆疊層的相反側處，其中，

第一階梯形成于所述襯底之上的所述堆疊層的連接區中，所述連接區布置在所述第一陣列區與所述第二陣列區之間，

第二階梯形成于所述襯底之上的所述堆疊層的所述連接區中，

所述堆疊層中的所述連接區包括處于所述第一階梯與所述第二階梯之間的隔離區，所述隔離區包括非連續布置的狹縫結構，

所述第一階梯與所述第二階梯位于所述包括非連續布置的狹縫結構的隔離區的兩側，并且

所述第一階梯中的每個梯級具有與所述第二階梯中的梯級的高度相比要小的高度。

2.根據權利要求1所述的半導體器件，其中，

所述第一階梯具有第一組梯級和第二組梯級，所述第一組梯級具有第一下臺階方向，并且所述第二組梯級具有第二下臺階方向，所述第一下臺階方向與所述第二下臺階方向相反，以及

所述第一組梯級和所述第二組梯級在第一共享梯級處會合。

3.根據權利要求2所述的半導體器件，其中，所述第一組梯級和所述第二組梯級進一步具有第三下臺階方向。

4.根據權利要求3所述的半導體器件，其中，

所述第二階梯具有第三組梯級和第四組梯級，所述第三組梯級具有所述第一下臺階方向，并且所述第四組梯級具有所述第二下臺階方向，以及

所述第三組梯級和所述第四組梯級在第二共享梯級處會合。

5.根據權利要求4所述的半導體器件，其中，所述第三組梯級和所述第四組梯級進一步具有與所述第三下臺階方向相反的第四下臺階方向。

6.根據權利要求1所述的半導體器件，其中，所述隔離區進一步包括位于所述隔離區的相反末端處的第一部分和第二部分、以及位于所述第一部分與所述第二部分之間的第三部分，其中：

所述第一階梯位于所述第一部分與所述第二部分之間并且沿著所述第三部分延伸；

所述第二階梯位于所述第一部分與所述第二部分之間并且沿著所述第三部分延伸；以及

所述第一階梯和所述第二階梯通過所述第三部分相互隔開。

7.根據權利要求6所述的半導體器件，其中，所述隔離區的所述第一部分和所述第二部分具有相同的寬度，以及所述第三部分具有小于所述第一部分和所述第二部分的寬度。

8.根據權利要求1所述的半導體器件，其中，所述第二階梯中的最上梯級與所述隔離區具有相同高度。

9.根據權利要求1所述的半導體器件，進一步包括：

形成于所述第一階梯上并且連接至所述第一階梯中的字線層的第一接觸結構；以及

形成于所述第二階梯上并且連接至所述第二階梯中的字線層的第二接觸結構。

10.一種用于制作半導體器件的方法，包括：

形成由交替設置在所述半導體器件的襯底之上的犧牲字線層和絕緣層構成的初始堆疊層；

在所述初始堆疊層的連接區的第一階梯區中形成第一階梯；以及

在所述初始堆疊層的所述連接區的第二階梯區中形成第二階梯；其中，

所述初始堆疊層的所述連接區包括處于所述第一階梯與所述第二階梯之間的隔離區，所述隔離區包括非連續布置的狹縫結構，所述第一階梯與所述第二階梯位于所述包括非連續布置的狹縫結構的隔離區的兩側，所述第一階梯中的每個梯級具有與所述第二階梯中的梯級的高度相比要小的高度，以及

所述連接區位于處在所述初始堆疊層的相反側處的陣列區之間。