[發明專利]并行LDPC解碼器

有效

• 申請號: 201980000219.2
• 申請日: 2019-02-02
• 公開（公告）號: CN109952729B
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 林興武;賽義德·穆赫辛·阿巴斯;楊卓函;張中慧;關文偉;梁靖康;曾江州
• 申請（專利權）人: 香港應用科技研究院有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H03M13/11
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.一種并行LDPC解碼器配置的系統，包括：

并行LDPC解碼器，其具有最大容納擴展參數Z，所述并行LDPC解碼器被配置以同時并行解碼多個輸入到所述并行LDPC解碼器的代碼塊，其中由所述并行LDPC解碼器進行同時并行解碼的所述多個代碼塊中的每個代碼塊的擴展參數是可重置的，其中被配置和重置的所述多個代碼塊中的每個代碼塊的擴展參數的總和小于或等于Z；

所述并行LDPC解碼器包括：可重置分段可縮放移位器階段，其被配置以對多個數據分段并行地、一次性地執行多個單獨的不同數據移位；所述可重置分段可縮放移位器階段包括分段循環移位器，其被配置以：當在所述并行LDPC解碼器的校驗節點和變量節點之間傳遞消息時，支持多個數據進入分段并獨立地移位每個分段。

2.根據權利要求1所述的系統，其中所述并行LDPC解碼器還包括：

控制器，其耦合到所述可重置分段可縮放移位器階段，且被配置以提供控制信號輸入給所述可重置分段可縮放移位器階段，其中所述控制信號輸入控制所述可重置分段可縮放移位器階段的配置，以包括多個主動區域對應于要并行解碼的所述多個代碼塊的相應代碼塊。

3.根據權利要求1所述的系統，其中所述獨立地移位每個分段提供不同移位值給所述分段循環移位器的分段。

4.根據權利要求1所述的系統，其中所述分段循環移位器包括一個對數移位配置。

5.根據權利要求1所述的系統，其中所述分段循環移位器包括的數據寬度大于或等于所述并行LDPC解碼器容納的所述最大擴展參數Z。

6.根據權利要求5所述的系統，其中Z=384。

7.根據權利要求1所述的系統，其中所述分段循環移位器包括：

分節移位器，其有多個分節，其中一個分節的每個數據路徑共享同一移位值和同一控制信號。

8.根據權利要求7所述的系統，其中所述多個分節中的每個分節有數據寬度大小Se，其中所述多個代碼塊中使用小于Se的擴展參數的代碼塊，在解碼運行時占用所述多個分節中的一個分節，且所述多個代碼塊中使用大于Se的擴展參數的代碼塊占用所述多個分節中的多個分節。

9.根據權利要求8所述的系統，其中Se=16。

10.根據權利要求1所述的系統，其中由所述并行LDPC解碼器并行解碼的所述多個代碼塊的每個代碼塊是相同大小的代碼塊。

11.根據權利要求1所述的系統，其中輸入到所述并行LDPC解碼器中用于并行解碼的所述多個代碼塊包括的代碼塊，是由使用相同BG矩陣索引的代碼塊組合形成的。

12.一種并行LDPC解碼器配置的方法，包括：

并行輸入多個代碼塊到并行LDPC解碼器，用于LDPC解碼，其中所述并行LDPC解碼器具有最大容納擴展參數Z，其中所述多個代碼塊中的每個代碼塊的擴展參數總和小于或等于Z；

使用所述并行LDPC解碼器，同時并行解碼所述多個代碼塊，其中由所述并行LDPC解碼器同時并行解碼的每個代碼塊的擴展參數是可重置的；

由所述并行LDPC解碼器輸出所述多個代碼塊的解碼情況；

所述方法還包括：配置所述并行LDPC解碼器的可重置分段可縮放移位器階段，以對多個數據分段并行地、一次性地執行多個單獨的不同數據移位，其中所述可重置分段可縮放移位器階段包括分段循環移位器，所述方法包括：當在所述并行LDPC解碼器的校驗節點和變量節點之間傳遞消息時，獨立地移位每個分段。