[實用新型]基于閃存的計算加速系統(tǒng)和基于FPGA的計算加速系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201922500573.1
• 申請日: 2019-12-31
• 公開（公告）號: CN211349349U
• 公開（公告）日: 2020-08-25
• 發(fā)明（設(shè)計）人: 黃好城;賈舒;孫唐;何振;鄭宏亮
• 申請（專利權(quán)）人: 北京憶芯科技有限公司
• 主分類號: G06F15/76
• 分類號: G06F15/76
• 代理公司: 北京卓特專利代理事務(wù)所(普通合伙) 11572
• 代理人: 陳變花

1.一種基于閃存的計算加速系統(tǒng)，其特征在于，包括主板、處理器、閃存控制器和閃存芯片，其中，所述處理器集成于所述主板，所述主板設(shè)置有第一插槽，所述閃存控制器和所述閃存芯片被設(shè)置于PCB板，所述閃存控制器包括PCIe接口，通過所述PCIe接口經(jīng)由所述第一插槽耦合到所述處理器。

2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述PCB板上還設(shè)置有DDR芯片，所述閃存控制器包括直接內(nèi)存存取(DMA)單元，所述DMA單元的一個接口與所述處理器耦合，所述DMA的另一個接口和所述DDR芯片耦合；

其中，所述DMA將所述一個接口輸入的數(shù)據(jù)，通過所述另一個接口，發(fā)送至所述閃存芯片；以及，所述DMA將所述另一個接口輸入的數(shù)據(jù)，通過所述一個接口，發(fā)送至所述處理器。

3.如權(quán)利要求1或2所述的系統(tǒng)，其特征在于，還包括第二閃存控制器和第二閃存芯片，所述主板設(shè)置有第二插槽，所述第二閃存控制器和所述第二閃存芯片被設(shè)置于第二PCB板，所述第二閃存控制器經(jīng)由所述第二插槽耦合到所述處理器。

4.一種基于FPGA的計算加速系統(tǒng)，其特征在于，包括主板、處理器、閃存控制器、閃存芯片、現(xiàn)場可編程邏輯門陣列(FPGA)和內(nèi)存，其中，所述處理器被設(shè)置于所述主板；所述閃存控制器和所述閃存芯片被設(shè)置于第一PCB板，所述FPGA和所述內(nèi)存被設(shè)置于第二PCB板；所述主板設(shè)置有第一插槽和第二插槽，所述第一插槽連接所述第一PCB板，所述第二插槽連接所述第二PCB板。

5.如權(quán)利要求4所述的系統(tǒng)，其特征在于，所述處理器通過PCIe接口和所述閃存控制器耦合；所述FPGA包括第一DDR接口與第二DDR接口，所述第一DDR接口耦合所述第二插槽，所述FPGA通過所述第一DDR接口和所述閃存控制器耦合，所述FPGA還通過第二DDR接口耦合所述內(nèi)存。

6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于

所述處理器經(jīng)由所述第一插槽通過PCIe接口和所述閃存控制器耦合；

所述閃存控制器經(jīng)由所述第一插槽與所述第二插槽通過所述第一DDR接口和所述FPGA耦合。

7.如權(quán)利要求4所述的系統(tǒng)，其特征在于，所述處理器通過PCIe接口和所述閃存控制器耦合；所述FPGA包括I2C接口、ONFI接口或QSPI接口，所述FPGA還包括第三DDR接口，所述FPGA通過所述第三DDR接口和所述內(nèi)存連接，所述FPGA通過所述I2C接口、ONFI接口或QSPI接口和所述閃存控制器耦合。

8.如權(quán)利要求4所述的系統(tǒng)，其特征在于，所述FPGA包括第一PCIe接口與第二PCIe接口，所述處理器通過所述第一PCIe接口和所述FPGA耦合；所述閃存控制器包括第三PCIe接口，所述閃存控制器通過所述第三PCIe接口和所述FPGA的第二PCIe接口耦合。

9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其特征在于，

所述處理器經(jīng)由所述第二插槽通過所述第一PCIe接口和所述FPGA耦合；

所述閃存控制器經(jīng)由所述第一插槽與所述第二插槽通過所述第三PCIe接口與所述第二PCIe接口和所述FPGA耦合。

10.如權(quán)利要求4-9中任一項所述的系統(tǒng)，其特征在于，所述FPGA包括CPU、計算單元和DDR控制器，其中，所述CPU、所述計算單元和所述DDR控制器兩兩連接。