[實(shí)用新型]一種驗(yàn)證MCU中ADC模塊的微電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201922464579.8
• 申請(qǐng)日: 2019-12-31
• 公開（公告）號(hào): CN210807230U
• 公開（公告）日: 2020-06-19
• 發(fā)明（設(shè)計(jì)）人: 李津;王生洪
• 申請(qǐng)（專利權(quán)）人: 蘇州洪芯集成電路有限公司
• 主分類號(hào): H03M1/10
• 分類號(hào): H03M1/10;G05B19/042
• 代理公司: 南京蘇科專利代理有限責(zé)任公司 32102
• 代理人: 姚姣陽(yáng)

本實(shí)用新型揭示了一種驗(yàn)證MCU中ADC模塊的微電路，面向待測(cè)對(duì)象MCU對(duì)接并信號(hào)接入ADC模塊，其特征在于：該微電路為基于可編程邏輯器件及模數(shù)轉(zhuǎn)換器搭建構(gòu)成的波形發(fā)生器，且通過(guò)可編程邏輯器件載入的數(shù)字信號(hào)同步載入待測(cè)對(duì)象MCU，用于比對(duì)驗(yàn)證ADC模塊的輸出。本實(shí)用新型該微電路利用可編程邏輯器件引入驗(yàn)證數(shù)據(jù)串并通過(guò)高性能的模數(shù)轉(zhuǎn)換器產(chǎn)生所需的模擬波形，達(dá)到專用信號(hào)發(fā)生器的輸出效果，大幅降低了此類ADC模塊的測(cè)試成本，便于低成本推廣應(yīng)用。

技術(shù)領(lǐng)域

本實(shí)用新型涉及數(shù)字IC設(shè)計(jì)過(guò)程中局部功能驗(yàn)證電路，尤其涉及一種低成本驗(yàn)證MCU中ADC模塊的微電路。

背景技術(shù)

隨著半導(dǎo)體智能芯片的日新月異、飛速發(fā)展，當(dāng)前各類工業(yè)或生活用的電氣設(shè)備越來(lái)越多地要求微型化，而在集成電路芯片設(shè)計(jì)、制造、推廣的基礎(chǔ)上，當(dāng)前越來(lái)越多的功能設(shè)計(jì)往往通過(guò)軟件方式在芯片中寫入、測(cè)試和開放應(yīng)用。

在眾多的測(cè)試驗(yàn)證對(duì)象中，MCU中ADC模塊的驗(yàn)證便是其中不可或缺的一環(huán)，以往對(duì)此的仿真驗(yàn)證，尤其是芯片實(shí)測(cè)需要購(gòu)買專用的信號(hào)發(fā)生器提供驗(yàn)證所需的輸入信號(hào)。而此類設(shè)備通常價(jià)格高昂，極大地增大了測(cè)試成本，一定程度上限制了集成電路芯片設(shè)計(jì)、制造的發(fā)展推進(jìn)。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的不足，本實(shí)用新型的目的旨在提出一種驗(yàn)證MCU中ADC模塊的微電路，解決低成本且滿足可選范圍地提供模擬信號(hào)、驗(yàn)證ADC模塊性能的問(wèn)題。

本實(shí)用新型的上述目的，將通過(guò)以下技術(shù)方案得以實(shí)現(xiàn)：一種驗(yàn)證MCU中ADC模塊的微電路，面向待測(cè)對(duì)象MCU對(duì)接并信號(hào)接入ADC模塊，其特征在于：所述微電路為基于可編程邏輯器件及模數(shù)轉(zhuǎn)換器搭建構(gòu)成的波形發(fā)生器，且通過(guò)可編程邏輯器件載入的數(shù)字信號(hào)同步載入待測(cè)對(duì)象MCU，用于比對(duì)驗(yàn)證ADC模塊的輸出。

本實(shí)用新型技術(shù)方案應(yīng)用實(shí)施后的顯著效果為：利用可編程邏輯器件引入驗(yàn)證數(shù)據(jù)串并通過(guò)高性能的模數(shù)轉(zhuǎn)換器產(chǎn)生所需的模擬波形，達(dá)到專用信號(hào)發(fā)生器的輸出效果，大幅降低了此類ADC模塊的測(cè)試成本，便于低成本推廣應(yīng)用。

附圖說(shuō)明

圖1是本實(shí)用新型驗(yàn)證MCU中ADC模塊的微電路的原理框圖。

具體實(shí)施方式

以下便結(jié)合實(shí)施例附圖，對(duì)本實(shí)用新型的具體實(shí)施方式作進(jìn)一步的詳述，以使本實(shí)用新型技術(shù)方案更易于理解、掌握。

如圖1所示，該驗(yàn)證MCU中ADC模塊的微電路的原理框圖可見其概述方案，該微電路面向待測(cè)對(duì)象MCU對(duì)接并信號(hào)接入ADC模塊；且微電路為基于可編程邏輯器件及模數(shù)轉(zhuǎn)換器搭建構(gòu)成的波形發(fā)生器，通過(guò)可編程邏輯器件載入的數(shù)字信號(hào)同步載入待測(cè)對(duì)象MCU，用于比對(duì)驗(yàn)證ADC模塊的輸出。

上述可編程邏輯器件可直接選用另一片性能全優(yōu)的MCU，本實(shí)施例優(yōu)選定為FPGA芯片及其外圍輸入部件。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（InputOutput Block）和內(nèi)部連線（Interconnect）三個(gè)部分。與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×1RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無(wú)限次的編程。通過(guò)運(yùn)用