[實用新型]一種低功耗帶隙基準源電路

有效

• 申請號: 201922408051.9
• 申請日: 2019-12-27
• 公開（公告）號: CN210835773U
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 陳強;張艷波;姚羅燕
• 申請（專利權）人: 安特(蘇州)半導體有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 蘇州智品專利代理事務所(普通合伙) 32345
• 代理人: 唐學青

1.一種低功耗帶隙基準源電路，其特征在于，包括：

啟動電路，偏置電路，正溫度系數電壓產生電路，負溫度系數電壓產生電路以及輸出電路；

其中，啟動電路連接偏置電路，用以給偏置電路提供一啟動電壓；

偏置電路連接正溫度系數電壓產生電路以及負溫度系數電壓產生電路，用來根據啟動電壓向正溫度系數電壓產生電路以及負溫度系數電壓產生電路提供偏置電流；

正溫度系數電壓產生電路與偏置電路相連，用于在偏置電路提供的偏置電流下產生正溫度系數電壓；

負溫度系數電壓產生電路與偏置電路相連，用于在偏置電路提供的偏置電流下產生負溫度系數電壓；

輸出電路連接正溫度系數電壓產生電路以及負溫度系數電壓產生電路，用于將正溫度系數電壓與負溫度系數電壓相加，從而產生零溫度系數電壓，實現該帶隙基準源電路的穩定輸出；

其中，所述輸出電路包括：晶體管MN10、MN11；其中晶體管MN10、MN11工作在截止區域，采用其截止區域的內部電容特性構成輸出電路；晶體管MN10的漏極連接正溫度系數電壓產生電路的輸出，晶體管MN10的源極連接晶體管MN11的漏極，晶體管MN11的源極連接負溫度系數電壓產生電路的輸出，晶體管MN10、MN11的柵極接地，晶體管MN10、MN11的襯底相連并連接晶體管MN10的源極，并作為帶隙基準源電路的輸出端；其中，晶體管MN10、MN11為NMOS晶體管。

2.根據權利要求1所述的低功耗帶隙基準源電路，其特征在于，

所述啟動電路包括：晶體管MP1、MP2、MP3、MP4、MP5、MN1、MN2；

晶體管MP1、MP2的源極連接電源電壓Vdd，晶體管MP1的柵極連接偏置電路中MP6的柵極，晶體管MP1的漏極連接晶體管MP5、MP4、MN2的柵極以及晶體管MP5的源極，晶體管MP5的漏極以及晶體管MN2的源極接地；

晶體管MN2的漏極連接晶體管MP4的漏極，晶體管MP4的源極連接晶體管MP3的漏極和柵極，晶體管MP3的源極連接晶體管MN1、MP2的柵極以及晶體管MP2的漏極，晶體管MN1的源極連接偏置電路中MN5的柵極，晶體管MN1的漏極連接偏置電路中MP6的漏極。

3.根據權利要求1所述的低功耗帶隙基準源電路，其特征在于，所述偏置電路包括：晶體管MP6、MP7、MP8、MP9、MP10、MP11、MN3、MN4、MN5；

晶體管MP6、MP7、MP8、MP9、MP10、MP11的源極連接電源電壓Vdd，晶體管MP6的柵極連接晶體管MP7、MP1的柵極以及晶體管MP6的漏極，晶體管MP6的漏極連接晶體管MN3、MN1的漏極，晶體管MN3、MN4的源極接地，晶體管MN4的漏極連接晶體管MN3的柵極以及晶體管MN5的源極，晶體管MN4的柵極連接晶體管MN5的漏極以及晶體管MP7的漏極，晶體管MN5的柵極連接晶體管MN1的源極；晶體管MP8、MP9、MP10、MP11的柵極相連并連接晶體管MP1的柵極；

晶體管MP8、MP9、MP10、MP11的漏極用于向正溫度系數電壓產生電路、負溫度系數電壓產生電路提供偏置電流。

4.根據權利要求1所述的低功耗帶隙基準源電路，其特征在于：

所述正溫度系數電壓產生電路，包括：晶體管MN6、MN7、MN8、MN9；

其中，晶體管MN6的漏極連接其柵極并連接晶體管MP8的漏極以及晶體管MN7的柵極，晶體管MN6的源極連接晶體管MN7的漏極，晶體管MN7的源極接地；晶體管MN8的柵極連接晶體管MN9的柵極、晶體管MN8的漏極以及晶體管MP9的漏極，晶體管MN8的源極連接晶體管MN9的漏極，并作為正溫度系數電壓產生電路的輸出端，晶體管MN9的源極連接晶體管MN7的漏極；

所述負溫度系數電壓產生電路，包括：晶體管MN12、MN13、MN14、MN15，其中晶體管MN14漏極連接其柵極并連接晶體管MP11的漏極以及晶體管MN15的柵極，晶體管MN14的源極連接晶體管MN15的漏極，晶體管MN15的源極接地，以及晶體管MN12的柵極連接晶體管MN13的柵極、晶體管MN12的漏極以及晶體管MP10的漏極，晶體管MN12的源極連接晶體管MN13的漏極，并作為負溫度系數電壓產生電路的輸出端，晶體管MN13的源極連接晶體管MN15的漏極。

5.根據權利要求1所述的低功耗帶隙基準源電路，其特征在于：偏置電路中的晶體管工作于亞閾值區域。