[實用新型]一種應用于低功耗芯片的遲滯比較器電路

有效

• 申請號: 201922385399.0
• 申請日: 2019-12-26
• 公開（公告）號: CN210867627U
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 張文偉;王曉飛;宋瑞潮
• 申請（專利權）人: 西安中科阿爾法電子科技有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 西安弘理專利事務所 61214
• 代理人: 羅笛

本實用新型公開一種應用于低功耗芯片的遲滯比較器電路，包括開環預放大電路，開環預放大電路用于將兩個輸入端的差分電壓進行放大后輸出到buffer電路，buffer電路是一個射隨電路，將接收到的差分電壓的共模電平降低一個PN結電壓輸出到過零比較器的輸入，過零比較器的輸出連接正反饋環路的輸入，正反饋環路的輸出反饋信號至開環預放大電路的輸入端。本實用新型解決了現有技術中存在的比較器的遲滯隨溫度工藝等產生較大漂移，無法滿足較高精度應用以及掉電后比較器輸出狀態無法保存的問題。

技術領域

本實用新型屬于集成電路技術領域，涉及一種低功耗芯片的遲滯比較器電路。

背景技術

現代生活中電子產品不斷革新，芯片作為最核心的元件，應用上對其性能和功耗要求也越來越嚴格，因模擬芯片具有集成度高，工作溫度范圍廣，響應速度快，輸出穩定等特點，得到廣泛應用。

遲滯比較器是一個具有遲滯回環傳輸特性的比較器。遲滯比較器又可理解為加正反饋的單限比較器。

對于單限比較器，如果輸入信號Uin在門限值附近有微小的干擾，則輸出電壓就會產生相應的抖動(起伏)。在電路中引入正反饋可以克服這一缺點。現有的遲滯比較器的電路結構如圖8所示，其中工作原理為：

假設初始狀態為V-V+，輸出為低電平，此時滿足：

輸入信號Vin由大變小，小于V+時，輸出跳變為高電平，此時滿足：

輸入信號Vin由小再變大時，大于公式(2)中的V+時輸出跳變為低電平。由上分析可以看出，遲滯比較器有兩個門限電壓。輸入單方向變化時，輸出只跳變一次。輸入由大變小時，對應小的門限電壓；輸入由小變大時，對應大的門限電壓。在兩個門限電壓之間，輸出保持原來的輸出。

圖9為現有技術中遲滯比較器的電壓傳輸特性圖，不難看出，當輸出狀態一旦轉換后，只要在跳變電壓值附近的干擾不超過兩個閾值之差ΔU(ΔU＝U₊-U_-)，輸出電壓的值就將是穩定的。但隨之而來的是分辨率降低。因為對遲滯比較器來說，它不能分辨差別小于ΔU的兩個輸入電壓值。遲滯比較器加有正反饋可以加快比較器的響應速度，這是它的一個優點。除此之外，由于遲滯比較器加的正反饋很強，遠比電路中的寄生耦合強得多，故遲滯比較器還可免除由于電路寄生耦合而產生的自激振蕩。

目前現有電路中存在以下問題：

首先，現有的比較器為先放大再比較，該方法主要的問題在于比較器的遲滯隨溫度工藝等產生較大漂移，無法滿足較高精度的應用。所以，基于以上的總結和分析需改變遲滯比較器的模塊結構。

其次，一旦比較器的輸入電源掉電，再次上電時比較器的狀態是隨機的，可能是高電平，也可能是低電平，這對于芯片內部使用脈沖電源供電的低功耗應用來說，是不能接受的。

實用新型內容

本實用新型的目的是提供一種低功耗芯片的遲滯比較器電路，解決了現有技術中存在的比較器的遲滯隨溫度工藝等產生較大漂移，無法滿足較高精度應用以及掉電后比較器輸出狀態無法保存的問題。

本實用新型所采用的技術方案是，

一種低功耗芯片的遲滯比較器電路，包括開環預放大電路，開環預放大電路用于將兩個輸入端的差分電壓進行放大后輸出到buffer 電路，buffer電路是一個射隨電路，將接收到的差分電壓的共模電平降低一個PN結電壓輸出到過零比較器的輸入，過零比較器的輸出連接正反饋環路的輸入，正反饋環路的輸出反饋信號至開環預放大電路的輸入端。

本實用新型的特點還在于，