[實(shí)用新型]半導(dǎo)體器件及其結(jié)邊緣區(qū)

有效

• 申請(qǐng)?zhí)枺?/td>: 201922343333.5
• 申請(qǐng)日: 2019-12-24
• 公開(kāi)（公告）號(hào): CN210984729U
• 公開(kāi)（公告）日: 2020-07-10
• 發(fā)明（設(shè)計(jì)）人: 杜文芳
• 申請(qǐng)（專利權(quán)）人: 南京芯舟科技有限公司
• 主分類號(hào): H01L29/06
• 分類號(hào): H01L29/06
• 代理公司: 北京匯澤知識(shí)產(chǎn)權(quán)代理有限公司 11228
• 代理人: 亓贏

本申請(qǐng)是一種半導(dǎo)體器件及其結(jié)邊緣區(qū)，結(jié)邊緣區(qū)包括同導(dǎo)體類型疊層結(jié)構(gòu)的半導(dǎo)體襯底及其上方的外延層，結(jié)邊緣區(qū)包括一個(gè)以上的環(huán)單元，其包括在外延層上設(shè)置的多數(shù)個(gè)槽，鄰接槽底的第一浮空區(qū)，及半導(dǎo)體襯底與外延層之間的第二浮空區(qū)。每一個(gè)槽內(nèi)部設(shè)置雙層的屏蔽多晶硅與柵極多晶硅，通過(guò)第一絕緣介質(zhì)相互隔離，并與半導(dǎo)體襯底及浮空區(qū)相隔離。半導(dǎo)體襯底表面設(shè)置第二絕緣介質(zhì)，其覆蓋、鄰接或鄰近第一絕緣介質(zhì)。第一、二金屬層分別設(shè)置于結(jié)邊緣區(qū)的上、下兩端，第一金屬層通過(guò)第二絕緣介質(zhì)上的開(kāi)口而接觸所述柵極多晶硅。

技術(shù)領(lǐng)域

本申請(qǐng)涉及半導(dǎo)體器件，特別是關(guān)于高壓和/或功率器件的半導(dǎo)體器件及結(jié)邊緣區(qū)。

背景技術(shù)

功率半導(dǎo)體器件的元胞區(qū)(元胞區(qū)也稱有源區(qū))和劃片槽之間是器件的結(jié)邊緣區(qū)(結(jié)邊緣也稱結(jié)終端)。當(dāng)器件有外加電壓時(shí)，結(jié)邊緣區(qū)將承受全部外加電壓，因此，結(jié)邊緣區(qū)的耐壓特性影響了器件的耐壓特性。根據(jù)器件擊穿電壓等級(jí)的不同，結(jié)邊緣的結(jié)構(gòu)也有多種多樣，目前普遍采用的結(jié)邊緣是采用場(chǎng)限環(huán)(Field Limiting Ring，簡(jiǎn)稱FLR)的技術(shù)。場(chǎng)限環(huán)是在擴(kuò)散形成PN主結(jié)的同時(shí)，在其周圍做同樣摻雜的一個(gè)或多個(gè)環(huán)，使得外加電壓分配到主結(jié)和環(huán)與襯底構(gòu)成的PN結(jié)上，降低主結(jié)表面的電場(chǎng)集中，提高器件的擊穿電壓。

隨著器件耐壓等級(jí)的提高，場(chǎng)限環(huán)的尺寸和摻雜的設(shè)計(jì)要求也愈加嚴(yán)苛。影響結(jié)邊緣區(qū)耐壓的因素多種多樣，其主要的影響因素包括襯底的摻雜濃度、場(chǎng)限環(huán)的結(jié)深、場(chǎng)限環(huán)的窗口尺寸、環(huán)與環(huán)之間的間距以及表面電荷…等等。特別是表面存在的強(qiáng)電場(chǎng)使得器件魯棒性與可靠性嚴(yán)重受限，同時(shí)在器件制造的過(guò)程中極容易引入表面電荷，這些電荷的存在改變了結(jié)邊緣的電場(chǎng)分布而導(dǎo)致?lián)舸╇妷旱母淖儯沟闷骷目煽啃院鸵恢滦越档汀?/p>

實(shí)用新型內(nèi)容

為了解決上述技術(shù)問(wèn)題，本申請(qǐng)的目的在于，提供一種半導(dǎo)體器件及其結(jié)邊緣區(qū)，以降低表面電荷對(duì)擊穿電壓的影響。

本申請(qǐng)的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。

依據(jù)本申請(qǐng)?zhí)岢龅囊环N半導(dǎo)體器件的結(jié)邊緣區(qū)，所述結(jié)邊緣區(qū)包括一個(gè)以上的環(huán)單元，所述環(huán)單元包括：第一導(dǎo)電類型的半導(dǎo)體襯底；第一導(dǎo)電類型的外延層，鄰接設(shè)置在所述半導(dǎo)體襯底的上方；多數(shù)個(gè)槽，設(shè)置于所述外延層的一側(cè)，每一個(gè)槽的內(nèi)部由下至上分別的設(shè)置屏蔽多晶硅與柵極多晶硅，所述屏蔽多晶硅與所述柵極多晶硅通過(guò)第一絕緣介質(zhì)相互隔離，并與所述外延層相隔離；第二導(dǎo)電類型的多數(shù)個(gè)第一浮空區(qū)與多數(shù)個(gè)第二浮空區(qū)，所述多數(shù)個(gè)第一浮空區(qū)鄰接所述第一絕緣介質(zhì)而對(duì)應(yīng)設(shè)置于所述多數(shù)個(gè)槽的底部，所述多數(shù)個(gè)第二浮空區(qū)分隔設(shè)置于所述半導(dǎo)體襯底與所述外延層之間，所述第二導(dǎo)電類型相異于所述第一導(dǎo)電類型；第二絕緣介質(zhì)，設(shè)置于所述外延層的表面，以覆蓋、鄰接或鄰近所述第一絕緣介質(zhì)；第一金屬層，設(shè)置于所述第二絕緣介質(zhì)上，所述第二絕緣介質(zhì)在所述多數(shù)個(gè)槽的槽口處設(shè)置有開(kāi)口，所述第一金屬層通過(guò)所述開(kāi)口與所述柵極多晶硅相接觸，并通過(guò)所述第二絕緣介質(zhì)而與所述外延層相隔離；第二金屬層，設(shè)置于所述半導(dǎo)體襯底的底部；半導(dǎo)體區(qū)，設(shè)置于所述半導(dǎo)體襯底與所述第二金屬層之間。

本申請(qǐng)解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。

在本申請(qǐng)的一實(shí)施例中，還包括第二導(dǎo)電類型的至少一上部區(qū)，所述至少一上部區(qū)設(shè)置于所述多數(shù)個(gè)槽的部分或全部的槽間隔中。

在本申請(qǐng)的一實(shí)施例中，所述至少一上部區(qū)通過(guò)所述第一絕緣介質(zhì)而與所述導(dǎo)電材料相隔離。

在本申請(qǐng)的一實(shí)施例中，所述至少一上部區(qū)設(shè)置位置鄰近或鄰接所述多數(shù)個(gè)槽的槽口。

在本申請(qǐng)的一實(shí)施例中，所述第二絕緣介質(zhì)上設(shè)置有開(kāi)口，所述第一金屬層通過(guò)所述開(kāi)口而與部分或全部的所述至少一上部區(qū)相接觸。

在本申請(qǐng)的一實(shí)施例中，所述多數(shù)個(gè)第一浮空區(qū)與所述多數(shù)個(gè)第二浮空區(qū)的位置以垂直方向相對(duì)應(yīng)設(shè)置、交錯(cuò)配置、部分位置為交錯(cuò)配置或是所述多數(shù)個(gè)第二浮空區(qū)配置于所述多數(shù)個(gè)第一浮空區(qū)兩側(cè)下方。