[實(shí)用新型]固態(tài)存儲(chǔ)器及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201922209085.5
• 申請(qǐng)日: 2019-12-10
• 公開(kāi)（公告）號(hào): CN210691292U
• 公開(kāi)（公告）日: 2020-06-05
• 發(fā)明（設(shè)計(jì)）人: 蔣東東
• 申請(qǐng)（專利權(quán)）人: 北京潤(rùn)科通用技術(shù)有限公司
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06;G06F13/16
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 夏菁

本實(shí)用新型實(shí)施例提供了一種固態(tài)存儲(chǔ)器及電子設(shè)備，固態(tài)存儲(chǔ)器包括兩個(gè)MIG控制器，分別與一個(gè)RAM連接；利用兩個(gè)RAM，通過(guò)分時(shí)控制，針對(duì)每個(gè)NVM進(jìn)行乒乓緩存，相比于現(xiàn)有的兩個(gè)NVM分別采用兩個(gè)RAM進(jìn)行乒乓緩存，減少了兩個(gè)RAM，進(jìn)而降低了固態(tài)存儲(chǔ)器的整體功耗。進(jìn)一步的，采用單片ZYNQ Ulltrascale+MPSoC集成FPGA和ARM，只需要一套電源，電源設(shè)計(jì)簡(jiǎn)單，進(jìn)一步降低了固態(tài)存儲(chǔ)器的整體功耗。又進(jìn)一步的，ARM僅采用C語(yǔ)言裸奔形式，不使用操作系統(tǒng)，進(jìn)而只采用ARM內(nèi)部的RAM來(lái)工作，不需要采用外掛RAM來(lái)工作，進(jìn)一步降低了固態(tài)存儲(chǔ)器的整體功耗。

技術(shù)領(lǐng)域

本實(shí)用新型涉及數(shù)據(jù)存儲(chǔ)技術(shù)領(lǐng)域，更具體地說(shuō)，涉及固態(tài)存儲(chǔ)器及包含該固態(tài)存儲(chǔ)器的電子設(shè)備。

背景技術(shù)

固態(tài)存儲(chǔ)器是通過(guò)存儲(chǔ)芯片內(nèi)部晶體管的開(kāi)關(guān)狀態(tài)來(lái)存儲(chǔ)數(shù)據(jù)的。由于固態(tài)存儲(chǔ)器沒(méi)有讀寫頭、不需要轉(zhuǎn)動(dòng)，所以固態(tài)存儲(chǔ)器擁有耗電量少和抗震性強(qiáng)的優(yōu)點(diǎn)。在小容量、超高速、小體積的電子設(shè)備中，固態(tài)存儲(chǔ)器擁有非常大的優(yōu)勢(shì)。

現(xiàn)有的一種固態(tài)存儲(chǔ)器如圖1所示，采用ARM(Advanced RISC Machine，RISC微處理器)+FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程邏輯門陣列)的結(jié)構(gòu)。為了便于數(shù)據(jù)流控制，每一個(gè)NVM(non-volatile memory，非易失性存儲(chǔ)器)采用兩個(gè)DDR(DoubleData Rate Synchronous Dynamic Random Access Memory，雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)做乒乓數(shù)據(jù)緩存，增加了整體的功耗。

實(shí)用新型內(nèi)容

有鑒于此，本實(shí)用新型提出一種固態(tài)存儲(chǔ)器及電子設(shè)備，欲實(shí)現(xiàn)降低固態(tài)存儲(chǔ)器整體功耗的目的。

為了實(shí)現(xiàn)上述目的，現(xiàn)提出的方案如下：

第一方面，提供一種固態(tài)存儲(chǔ)器，包括：ARM(Advanced RISC Machine，RISC微處理器)、FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程邏輯門陣列)、NVM(non-volatilememory，非易失性存儲(chǔ)器)和RAM(Random Access Memory，隨機(jī)存取存儲(chǔ)器)；

所述FPGA包括數(shù)據(jù)命令控制單元，以及與所述數(shù)據(jù)命令控制單元連接的NVME(Non-Volatile Memory express，非易失性內(nèi)存主機(jī)控制器接口規(guī)范)控制器、數(shù)據(jù)接口和兩個(gè)MIG(Memory Interface Generator)控制器；

所述NVME控制器還與所述NVM連接；

每個(gè)所述MIG控制器還與一個(gè)所述RAM連接；

所述ARM與所述數(shù)據(jù)命令控制單元連接；

所述ARM還包括用于連接上位機(jī)的通信接口。

可選的，采用ZYNQ Ulltrascale+MPSoC集成所述FPGA和所述ARM。

可選的，所述ARM為僅采用C語(yǔ)言裸奔形式的ARM。

可選的，所述ARM為在所述FPGA處于非工作狀態(tài)時(shí)，將所述FPGA的時(shí)鐘關(guān)閉的ARM。

可選的，所述數(shù)據(jù)接口為：4X QSFP。

可選的，所述通信接口為：以太網(wǎng)接口。

可選的，所述NVME控制器與所述NVM通過(guò)PCIe gen3 8x接口連接。

可選的，所述RAM具體為：DDR。

可選的，所述NVM的數(shù)量為兩個(gè)。

第二方面，提供一種電子設(shè)備，包括如第一方面任意一種所述的固態(tài)存儲(chǔ)器。