[實用新型]半導(dǎo)體結(jié)構(gòu)及半導(dǎo)體器件

有效

• 申請?zhí)枺?/td>: 201922132556.7
• 申請日: 2019-11-29
• 公開（公告）號: CN210926017U
• 公開（公告）日: 2020-07-03
• 發(fā)明（設(shè)計）人: 白杰
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京律智知識產(chǎn)權(quán)代理有限公司 11438
• 代理人: 王輝;闞梓瑄

本公開提供一種半導(dǎo)體結(jié)構(gòu)及半導(dǎo)體器件，涉及半導(dǎo)體技術(shù)領(lǐng)域。該半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體襯底、預(yù)設(shè)半導(dǎo)體層、柵介質(zhì)層和柵極層，其中：半導(dǎo)體襯底，包括間隔設(shè)置的隔離結(jié)構(gòu)及位于相鄰兩個隔離結(jié)構(gòu)之間的第一有源區(qū)，第一有源區(qū)具有預(yù)設(shè)外延區(qū)；預(yù)設(shè)半導(dǎo)體層，形成于預(yù)設(shè)外延區(qū)，預(yù)設(shè)半導(dǎo)體層的電子親和能大于半導(dǎo)體襯底的電子親和能；柵介質(zhì)層，形成于預(yù)設(shè)半導(dǎo)體層和半導(dǎo)體襯底共同構(gòu)成的表面；柵極層，形成于柵介質(zhì)層的表面。本公開的半導(dǎo)體結(jié)構(gòu)及半導(dǎo)體器件可減小柵極層厚度，提高柵極層的柵極控制能力，減小短溝道效應(yīng)，降低生產(chǎn)成本。

技術(shù)領(lǐng)域

本公開涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言，涉及一種半導(dǎo)體結(jié)構(gòu)及半導(dǎo)體器件。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路(Integrated Circuit，IC)中各器件的尺寸越來越小。例如，隨著集成電路尺寸的縮小，晶體管的尺寸也越來越小，其柵極控制能力減弱，短溝道效應(yīng)越來越明顯。因此，需要更薄的柵極電介質(zhì)以用于提高柵極控制能力，并減弱短溝道效應(yīng)。

現(xiàn)有半導(dǎo)體器件采用具有高介電常數(shù)的材料取代了傳統(tǒng)的氧化硅作為柵介質(zhì)層，但需要對具有高介電常數(shù)的柵介質(zhì)層進(jìn)行多次集成，制備工藝較為復(fù)雜，且生產(chǎn)成本較高。

需要說明的是，在上述背景技術(shù)部分公開的信息僅用于加強(qiáng)對本公開的背景的理解，因此可以包括不構(gòu)成對本領(lǐng)域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

發(fā)明內(nèi)容

本公開的目的在于克服上述現(xiàn)有技術(shù)中的不足，提供一種半導(dǎo)體結(jié)構(gòu)及半導(dǎo)體器件，可減小柵極層厚度，提高柵極層的柵極控制能力，減小短溝道效應(yīng)，降低生產(chǎn)成本。

根據(jù)本公開的一個方面，提供一種半導(dǎo)體結(jié)構(gòu)，包括：

半導(dǎo)體襯底，包括間隔設(shè)置的隔離結(jié)構(gòu)及位于相鄰兩個所述隔離結(jié)構(gòu)之間的第一有源區(qū)，所述第一有源區(qū)具有預(yù)設(shè)外延區(qū)；

預(yù)設(shè)半導(dǎo)體層，形成于所述預(yù)設(shè)外延區(qū)，所述預(yù)設(shè)半導(dǎo)體層的電子親和能大于所述半導(dǎo)體襯底的電子親和能；

柵介質(zhì)層，形成于所述預(yù)設(shè)半導(dǎo)體層和所述半導(dǎo)體襯底共同構(gòu)成的表面；

柵極層，形成于所述柵介質(zhì)層的表面。

在本公開的一種示例性實施例中，所述預(yù)設(shè)外延區(qū)具有向內(nèi)凹陷的凹槽，所述預(yù)設(shè)半導(dǎo)體層形成于所述凹槽內(nèi)。

在本公開的一種示例性實施例中，所述預(yù)設(shè)半導(dǎo)體層包括：

鍺硅層，位于所述預(yù)設(shè)外延區(qū)，且所述鍺硅層的厚度為2nm～15nm。

在本公開的一種示例性實施例中，所述鍺硅層中鍺的含量為10％～60％。

在本公開的一種示例性實施例中，所述預(yù)設(shè)半導(dǎo)體層還包括：

硅層，位于所述鍺硅層遠(yuǎn)離所述半導(dǎo)體襯底的一側(cè)，且所述硅層的厚度為0.1nm～2nm。

在本公開的一種示例性實施例中，所述半導(dǎo)體襯底還包括第二有源區(qū)，所述第二有源區(qū)形成于所述隔離結(jié)構(gòu)遠(yuǎn)離所述第一有源區(qū)的一側(cè)。

在本公開的一種示例性實施例中，所述柵介質(zhì)層，包括：

界面層，形成于所述預(yù)設(shè)半導(dǎo)體層和所述半導(dǎo)體襯底共同構(gòu)成的表面上，且覆蓋于所述第一有源區(qū)及所述第二有源區(qū)的頂表面，并與所述預(yù)設(shè)半導(dǎo)體層遠(yuǎn)離所述半導(dǎo)體襯底的表面相接觸；

第一介質(zhì)層，形成于所述界面層上；

第二介質(zhì)層，形成于所述第一介質(zhì)層遠(yuǎn)離所述界面層的一側(cè)，且與所述第二有源區(qū)正對設(shè)置。

在本公開的一種示例性實施例中，所述界面層的材料為氧化硅，所述第一介質(zhì)層的材料為氧硅鉿，所述第二介質(zhì)層的材料為氧化鑭。