[實用新型]一種混合UPFC控制保護算法的硬件在環測試裝置

有效

• 申請號: 201922129533.0
• 申請日: 2019-12-02
• 公開（公告）號: CN210954729U
• 公開（公告）日: 2020-07-07
• 發明（設計）人: 馬明媛;陳國富;袁佩娥;謝偉;時志雄;華斌;高小慶;林俊;潘征宇;趙斌
• 申請（專利權）人: 全球能源互聯網研究院有限公司;國家電網有限公司;國網上海市電力公司
• 主分類號: G05B23/02
• 分類號: G05B23/02
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 李博洋

1.一種混合UPFC控制保護算法的硬件在環測試裝置，其特征在于，包括：仿真系統、轉接板及控制保護機箱，

所述轉接板連接所述仿真系統，用于接收仿真系統仿真得到的仿真運行參數，將所述仿真運行參數進行協議轉換后輸出；

所述控制保護機箱連接所述轉接板，接收協議轉換后的仿真運行參數，根據混合UPFC控制保護算法對協議轉換后的仿真運行參數進行計算，生成命令信號；

所述轉接板接收所述命令信號發送至所述仿真系統；

所述仿真系統用于執行所述命令信號，產生仿真運行數據，并根據所述仿真運行數據生成測試結果。

2.根據權利要求1所述的混合UPFC控制保護算法的硬件在環測試裝置，其特征在于，所述控制保護機箱包括：控制機箱和保護機箱，

所述控制機箱根據混合UPFC控制保護算法對協議轉換后的仿真運行參數進行計算，生成控制命令信號，所述控制命令信號包括調制波命令；

所述保護機箱根據混合UPFC控制保護算法對協議轉換后的仿真運行參數進行計算，生成保護命令信號，所述保護命令信號包括解閉鎖換流閥命令和開關動作命令。

3.根據權利要求2所述的混合UPFC控制保護算法的硬件在環測試裝置，其特征在于，所述控制機箱包括：第一同步信號板、第一數據接收板及第一CPU控制板，

所述第一同步信號板包括第一FPGA芯片，用于生成同步信號并發送至所述保護機箱和轉接板；

所述第一數據接收板包括第二FPGA芯片，用于接收所述仿真運行參數中的互感器采集量，并發送至所述第一CPU控制板；

所述第一CPU控制板包括第一DSP芯片和第三FPGA芯片，所述第三FPGA芯片接收所述仿真運行參數中的開關位置數據發送至所述第一DSP芯片，所述第一DSP芯片根據所述互感器采集量生成所述控制命令信號發送至所述第三FPGA芯片，所述第三FPGA芯片將所述控制命令信號輸出。

4.根據權利要求3所述的混合UPFC控制保護算法的硬件在環測試裝置，其特征在于，所述保護機箱包括：第二同步信號板、第二數據接收板及第二CPU控制板，

所述第二同步信號板包括第四FPGA芯片，用于接收所述同步信號，根據所述同步信號控制所述第二數據接收板及第二CPU控制板與第一數據接收板及第一CPU控制板同步接收數據；

所述第二數據接收板包括第五FPGA芯片，用于接收所述仿真運行參數中的互感器采集量，并發送至所述第二CPU控制板；

所述第二CPU控制板包括第二DSP芯片和第六FPGA芯片，所述第六FPGA芯片接收所述互感器采集量及所述仿真運行參數中的開關位置數據發送至第二DSP芯片，所述第二DSP芯片根據所述互感器采集量和所述開關位置數據生成所述保護命令信號發送至所述第六FPGA芯片，所述第六FPGA芯片將所述保護命令信號輸出。

5.根據權利要求4所述的混合UPFC控制保護算法的硬件在環測試裝置，其特征在于，所述轉接板包括：第一轉接板和第二轉接板，

所述第一轉接板包括第七FPGA芯片，所述第一轉接板的一端連接所述仿真系統，另一端連接所述控制機箱，所述第一轉接板用于接收仿真系統仿真得到的仿真運行參數，將所述參數進行格式轉換后發送至所述控制機箱，并接收所述控制命令信號發送至所述仿真系統；

所述第二轉接板包括第八FPGA芯片，所述第二轉接板的一端連接所述仿真系統，另一端連接所述保護機箱，所述第二轉接板用于接收仿真系統仿真得到的仿真運行參數，將所述仿真運行參數進行格式轉換后發送至所述保護機箱，并接收所述保護命令信號發送至所述仿真系統。

6.根據權利要求2所述的混合UPFC控制保護算法的硬件在環測試裝置，其特征在于，還包括：監控裝置，所述控制機箱還包括第一通訊管理板，所述保護機箱還包括第二通訊管理板，所述監控裝置分別連接所述第一通訊管理板與所述第二通訊管理板，用于分別向所述控制機箱和所述保護機箱下發命令和監視控保裝置狀態。

7.根據權利要求1所述的混合UPFC控制保護算法的硬件在環測試裝置，其特征在于，所述仿真系統包括：包含換流閥的混合UPFC主電路、閥控及混合UPFC的系統運行環境。