[實用新型]射頻超寬帶驅動放大器芯片

有效

• 申請號: 201922083570.2
• 申請日: 2019-11-27
• 公開（公告）號: CN210745089U
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 王三路
• 申請（專利權）人: 西安博瑞集信電子科技有限公司
• 主分類號: H03F3/42
• 分類號: H03F3/42;H03G3/00
• 代理公司: 深圳市科進知識產權代理事務所(普通合伙) 44316
• 代理人: 曹衛良

1.一種射頻超寬帶驅動放大器芯片，其特征在于，所用運算放大器包括：

三個放大器，包括：一級放大器、二級放大器和三級放大器；

兩個共模反饋電路，包括：一級共模反饋電路和二級共模反饋電路；

其中，

所述一級放大器和二級放大器直流耦合，所述三級放大器的輸入端與一級放大器的輸入端連接，所述三級放大器的輸出端與二級放大器的輸出端連接，形成前饋結構；

所述一級放大器的輸出與一級共模反饋電路的電阻輸入連接，所述一級共模反饋電路輸出與一級放大器的負載PMOS管的柵極相連，通過共模反饋環路作用，使一級放大器的輸出共模電平為VCOM；

所述二級放大器的輸出與二級共模反饋電路的電阻輸入連接，所述二級共模反饋電路輸出與二級放大器的負載PMOS管的柵極相連，通過共模反饋環路作用，使二級放大器的輸出共模電平為VCOM。

2.如權利要求1所述的一種射頻超寬帶驅動放大器芯片，其特征在于，所述一級放大器包括：四個NMOS管，分別為：N1、N2、N3以及N4；四個PMOS管，分別為：P1、P2、P3以及P4；其中，

所述N3和N4作為尾管為N1和N2提供偏置電流；

所述N3和N4的源端和襯底端均接GND地線，柵極均接偏置電位VNB，漏端分別接N1和N2的源端和襯底端，N1和N2形成襯偏結構；

所述N1和N2的柵極分別接入信號VIN和VIP，漏端接PMOS管P1和P2、P3和P4的漏端；

所述四個PMOS管的源端和襯底端均接VDD電源線，所述P1和P4構成電流負載結構，所述P2和P3構成負阻結構；

所述P1和P4的柵極均接一級共模反饋電路的輸出VCMFB1；所述P2柵極和P3的漏端連接，所述P3的柵極與P2的漏端連接。

3.如權利要求1所述的一種射頻超寬帶驅動放大器芯片，其特征在于，所述二級放大器包括：十個NMOS管，分別為：N5，N6，N7，N8，N9，N10，N11，N12，N13，N14；六個PMOS管，分別為：P5，P6，P7，P8，P9，P10；兩個電容，分別為：C1，C2；其中，所述N11，N12，N13，N14作為尾管，為N5，N6，N7，N8，N9，N10提供偏置電流；所述N11，N12，N13，N14的源端和襯底端接GND地線，柵極接偏置電位VNB，所述N11，N12的漏端連接N5，N6和N7的源端和襯底端，所述N13、N14的漏端連接N8，N9和N10的源端和襯底端；所述N5、N6、N7、N8，N9和N10構成輸入級，并且每個管子連接形成襯偏結構；所述N5的柵極接一級放大器的輸出VOP1，漏端連接P5和P6的漏端VONN，且N5的柵極和漏端跨接電容C1，漏端接VONN；所述N6的柵極接一級放大器的輸出VON1，漏端接輸出VON；所述N7的柵極接二級共模反饋電路的輸出VCMFB2，漏端接輸出VON；所述N8的柵極接一級放大器的輸出VON1，漏端連接P9和P10的漏端VOPP，且N8的柵極和漏端跨接電容C2，漏端接VOPP，所述N9的柵極接VOP1，漏端接輸出VOP；所述N10的柵極接二級共模反饋電路的輸出VCMFB2，漏端接輸出VOP；所述P5、P6、P9和P10的源端和襯底端接VDD，P5和P9的柵極接VOPP，P6和P10的柵極接VONN，且P6和P9的漏端和柵極分別連接在一起，各自形成二極管連接模式；P7和P8的源端和襯底端接VDD，柵極分別接VONN、VOPP，漏端分別接VON、VOP。

4.如權利要求1所述的一種射頻超寬帶驅動放大器芯片，其特征在于，所述三級放大器包括：四個NMOS管，分別為：N15，N16，N17，N18；兩個電容，分別為：C3和C4；其中，

所述N17、N18作為尾管，為N15和N16分別提供偏置電流；所述N17、N18的源端和襯底端接GND地線，柵極接偏置電位VNB，漏端分別接N15和N16的源端和襯底端；

所述電容C3、C4的兩端跨接在兩個漏端電位之間；

所述N15、N16構成襯偏結構，柵極分別接輸入信號VIN和VIP，漏端分別為VOPP和VONN。