[實用新型]一種適用于高速時鐘場景的四相位時鐘產生電路

有效

• 申請號: 201922024009.7
• 申請日: 2019-11-21
• 公開（公告）號: CN210899108U
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 郭嘯峰;陳潤;陳勇剛;陳振騏
• 申請（專利權）人: 深圳市紐瑞芯科技有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135;H03L7/06
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 廖元秋

本實用新型涉及一種適用于高速時鐘場景的四相位時鐘產生電路，屬于集成電路設計技術領域。該四相位時鐘產生電路由依次連接的50％占空比時鐘產生電路、相位分離電路、對稱輸出的1/2倍頻分頻器及對稱輸入與門組成；所述相位分離電路由10個反相器組成。本實用新型電路幾乎不受工藝角偏差和溫度的影響，還可通過使用對稱輸入與門進一步降低四相位產生電路的系統相位誤差，使其能以開環結構適用于高速時鐘場景，不需要使用更復雜的閉環結構來實現高速時鐘場景的要求；具有系統性延時誤差更小、四相位時鐘相位誤差更小因而可以適用與高速時鐘場景的優點。

技術領域

本實用新型屬于集成電路設計技術領域，特別涉及一種適用于高速時鐘場景的四相位時鐘產生電路。

背景技術

高速時鐘(時鐘頻率大于5GHz)，主要用于產生四相位的輸出時鐘，此類時鐘多用于混頻器(mixer)以及時間交織(time-interleaved)模塊。

四相位時鐘指的是4個周期一樣，占空比都為25％，且起始相位分別為0°，90°，180°，270°的四個時鐘，它的應用場景一般為射頻SoC芯片中的混頻器等模塊，對于低速系統而言，傳統開環(閉環對應反饋系統，開環對應非反饋系統)結構的四相位時鐘一般用于低速時鐘場景，如圖1所示，該電路由依次連接的50％占空比時鐘產生電路、反相器、1/2倍頻分頻器及與門組成。其原理為：通過50％占空比時鐘產生電路產生一個50％占空比的時鐘CLK，然后再通過反相器得到它的0°和180°相位時鐘CLKA和CLKB，CLKA和CLKB再經過1/2倍頻分頻器得到頻率為1/2，相位為0°和180°(由0°通過1/2分頻而來)的CLKAA/CLKAB以及相位為90°和270°(由180°通過1/2分頻而來)的CLKBA/CLKBB，再將CLKAA/CLKAB/CLKBA/CLKBB通過與門輸出得到頻率為1/2，占空比為25％，起始相位為0°，90°，180°和270°的四相位時鐘。

當前業內或者已公布的專利文獻中，常在低速時鐘的場景使用上述的方式來產生四相位時鐘，因為它是開環結構的組合邏輯電路，優點是可靠性高且實現簡單，缺點是實現方式存在系統性相位延時誤差。對于高速系統(主時鐘頻率大于5GHz)而言，對四相位時鐘的延時誤差要求更為苛刻(相位誤差等于延時誤差除以時鐘周期，因為時鐘周期變小了，同樣的延時誤差引起的相位誤差更大)，用常規反相器電路產生CLKA和CLKB會存在相位誤差為一個反相器延時的系統性誤差，同時非對稱的與門設計也會引入額外的誤差，最終產生的四相位輸出的延時誤差會達到1個反相器延時以上(對于28nm及以上的工藝，1個反相器延時至少為10pS，而最終產生的相位誤差往往大于這個值)，對于高速時鐘(時鐘頻率大于5GHz，對應周期小于200pS)，其產生的相位誤差是很難接受的(10pS的延時誤差相對于5GHz的時鐘場景相當于18°的相位誤差，這是一個比較大的值)，這是目前高速時鐘場景幾乎不用這種開環結構產生四相位時鐘的原因。

發明內容

本實用新型的目的是為克服已有技術的不足之處，提出一種適用于高速時鐘場景的四相位時鐘產生電路。本實用新型具有系統性延時誤差更小，四相位時鐘相位誤差更小因而可以適用與高速時鐘場景的優點。