[實(shí)用新型]基于多路增量型編碼器信號(hào)采集處理的檢測(cè)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201921891506.0
• 申請(qǐng)日: 2019-11-05
• 公開(kāi)（公告）號(hào): CN210719211U
• 公開(kāi)（公告）日: 2020-06-09
• 發(fā)明（設(shè)計(jì)）人: 王超;王聰;劉森;翟瑩瑩;劉聰
• 申請(qǐng)（專利權(quán)）人: 安圖實(shí)驗(yàn)儀器（鄭州）有限公司
• 主分類號(hào): G01D5/244
• 分類號(hào): G01D5/244
• 代理公司: 鄭州異開(kāi)專利事務(wù)所(普通合伙) 41114
• 代理人: 韓華

本實(shí)用新型公開(kāi)了一種基于多路增量型編碼器信號(hào)采集處理的檢測(cè)系統(tǒng)，包括現(xiàn)場(chǎng)可編程門陣列模塊、電平轉(zhuǎn)換芯片和上位機(jī)組成；現(xiàn)場(chǎng)可編程門陣列模塊由FPGA數(shù)據(jù)處理模塊和嵌入式ARM內(nèi)核組成；FPGA數(shù)據(jù)處理模塊用于采集處理外部編碼器輸出的A+、B+信號(hào),或A?、B?信號(hào)，或A相和B相的差分信號(hào)；ARM內(nèi)核與上位機(jī)進(jìn)行通訊，解析上位機(jī)發(fā)送的命令，并根據(jù)上位機(jī)發(fā)送的命令與FPGA數(shù)據(jù)處理模塊進(jìn)行通訊，將FPGA數(shù)據(jù)處理模塊的數(shù)據(jù)傳輸?shù)絻?nèi)核，然后上報(bào)給上位機(jī)；電平轉(zhuǎn)換芯片用于將外部編碼器輸出的TTL電平轉(zhuǎn)換為現(xiàn)場(chǎng)可編程門陣列模塊所使用的電平。本實(shí)用新型可同時(shí)采集多路編碼器的信號(hào)，與現(xiàn)有使用單片機(jī)直接進(jìn)行編碼器信號(hào)采集相比，并行采集速度快、精度更高。

技術(shù)領(lǐng)域

本實(shí)用新型涉及編碼器信號(hào)采集處理的檢測(cè)系統(tǒng)，尤其是涉及基于多路增量型編碼器信號(hào)采集處理的檢測(cè)系統(tǒng)。

背景技術(shù)

目前，步進(jìn)電機(jī)使用越來(lái)越多，不同的步進(jìn)電機(jī)扭矩與帶載能力不同，如果步進(jìn)電機(jī)運(yùn)動(dòng)速度或者帶載不匹配會(huì)引起丟步，從而引起機(jī)械運(yùn)動(dòng)不到位，造成機(jī)械碰撞或者其他風(fēng)險(xiǎn)。

現(xiàn)有使用單片機(jī)直接進(jìn)行編碼器信號(hào)采集，但是，使用單片機(jī)硬件資源（定時(shí)器、外部中斷等）進(jìn)行信號(hào)采集，單片機(jī)硬件資源有限，不能支持多路編碼器信號(hào)采集；同時(shí)，使用單片機(jī)普通IO進(jìn)行信號(hào)采集，由于單片機(jī)是通過(guò)串行接口通信，如果是多路編碼器，單片機(jī)在采集信號(hào)時(shí)存在漏檢的風(fēng)險(xiǎn)。也有采用單片機(jī)或DSP（英文digital signalprocessing的縮寫,數(shù)字信號(hào)處理器）與FPGA（英文Field-Programmable Gate Array的縮寫，現(xiàn)場(chǎng)可編程門陣列）共同工作方式，單片機(jī)或DSP作為主機(jī)，F(xiàn)PGA為從機(jī)，通過(guò)單片機(jī)或DSP給FPGA發(fā)送命令，完成相應(yīng)的功能，但是這樣制造成本較高。

發(fā)明內(nèi)容

本實(shí)用新型目的在于提供一種基于多路增量型編碼器信號(hào)采集處理的檢測(cè)系統(tǒng)。

為實(shí)現(xiàn)上述目的，本實(shí)用新型采取下述技術(shù)方案：

本實(shí)用新型所述基于多路增量型編碼器信號(hào)采集處理的檢測(cè)系統(tǒng)，包括現(xiàn)場(chǎng)可編程門陣列模塊、電平轉(zhuǎn)換芯片和上位機(jī)組成；所述現(xiàn)場(chǎng)可編程門陣列模塊由FPGA數(shù)據(jù)處理模塊和嵌入式ARM內(nèi)核組成；所述FPGA數(shù)據(jù)處理模塊用于采集處理外部編碼器輸出的A+、B+信號(hào),或A-、B-信號(hào)，或A相和B相的差分信號(hào)；所述ARM內(nèi)核與所述上位機(jī)進(jìn)行通訊，解析上位機(jī)發(fā)送的命令，并根據(jù)上位機(jī)發(fā)送的命令與FPGA數(shù)據(jù)處理模塊進(jìn)行通訊，將FPGA數(shù)據(jù)處理模塊的數(shù)據(jù)傳輸?shù)絻?nèi)核，然后上報(bào)給上位機(jī)；所述電平轉(zhuǎn)換芯片用于將外部編碼器輸出的TTL電平轉(zhuǎn)換為現(xiàn)場(chǎng)可編程門陣列模塊所使用的電平。

所述ARM內(nèi)核通過(guò)RS485、CAN或USART方式將所述FPGA數(shù)據(jù)處理模塊的數(shù)據(jù)傳輸給所述上位機(jī)。

本實(shí)用新型優(yōu)點(diǎn)在于可以同時(shí)采集多路編碼器的信號(hào)，與現(xiàn)有使用單片機(jī)直接進(jìn)行編碼器信號(hào)采集相比，并行采集速度快、精度更高。

附圖說(shuō)明

圖1是本實(shí)用新型的電路原理框圖。

具體實(shí)施方式

本實(shí)用新型所述基于多路增量型編碼器信號(hào)采集處理的檢測(cè)系統(tǒng)，包括現(xiàn)場(chǎng)可編程門陣列模塊、電平轉(zhuǎn)換芯片（型號(hào)：TXB0106）和上位機(jī)組成；現(xiàn)場(chǎng)可編程門陣列模塊由FPGA數(shù)據(jù)處理模塊和嵌入式ARM M3內(nèi)核組成；FPGA數(shù)據(jù)處理模塊用于采集處理外部編碼器輸出的A+、B+信號(hào),或A-、B-信號(hào)，或A相和B相的差分信號(hào)；ARM M3內(nèi)核通過(guò)RS485、CAN或USART方式與上位機(jī)進(jìn)行通訊，解析上位機(jī)發(fā)送的命令，并根據(jù)上位機(jī)發(fā)送的命令與FPGA數(shù)據(jù)處理模塊進(jìn)行通訊，將FPGA數(shù)據(jù)處理模塊的數(shù)據(jù)傳輸?shù)紸RM M3內(nèi)核，然后上報(bào)給上位機(jī)；電平轉(zhuǎn)換芯片用于將外部編碼器輸出的5V TTL電平轉(zhuǎn)換為現(xiàn)場(chǎng)可編程門陣列模塊所使用的3.3V電平。

FPGA數(shù)據(jù)處理模塊能夠記錄32位數(shù)據(jù)，并可根據(jù)需要隨時(shí)擴(kuò)展至64位、128、256位等等，沒(méi)有位數(shù)限制，極大的增強(qiáng)了適用性。電平轉(zhuǎn)換芯片相對(duì)于高速光耦來(lái)講成本低、通道多，速度比高速光耦快。