[實用新型]一種高導通低漏電的肖特基芯片

有效

• 申請號: 201921868925.2
• 申請日: 2019-11-01
• 公開（公告）號: CN210516734U
• 公開（公告）日: 2020-05-12
• 發明（設計）人: 薛濤;關仕漢;遲曉麗
• 申請（專利權）人: 淄博漢林半導體有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06
• 代理公司: 淄博佳和專利代理事務所(普通合伙) 37223
• 代理人: 商曉

一種高導通低漏電的肖特基芯片，屬于半導體技術領域。包括襯底，在襯底表面設置有外延層，在外延層中部形成肖特基界面（4），其特征在于：所述的外延層包括第一外延層和第二外延層，在肖特基界面（4）下部的第二外延層內間隔設置有多個第二單晶硅區（5），在每一個第二單晶硅區（5）的下方分別設置有第一單晶硅區（3），第二單晶硅區（5）的寬度大于其底部對應的第一單晶硅區（3）的寬度。在本高導通低漏電的肖特基芯片中，設置有兩層外延層，并通過設置第一單晶硅區和第二單晶硅區，可以有效阻斷反向電流，同時有效增大肖特基界面的面積，降低了正向導通的電阻，因此增大了正向導通電流。

技術領域

一種高導通低漏電的肖特基芯片，屬于半導體技術領域。

背景技術

近年來由于肖特基勢壘二極管（Schottky Barrier Diode，簡稱SBD）的低導通壓降和極短的反向恢復時間對電路系統效率提高引起了人們高度重視并應用廣泛。SBD有三個特點較為突出：（1）SBD的開啟電壓和導通壓降均比PIN二極管小，可以降低電路中的功率損耗到較低水平；（2）SBD的結電容較低且工作頻率高；（3）SBD是開關速度更快。然而傳統的肖特基二極管同樣存在如下缺陷：（1）肖特基勢壘二極管的反向阻斷電壓較低，一般低于200V，使之在應用中的效率更低。（2）傳統的肖特基二極管其反向漏流較大且對溫度敏感。

基于上述缺陷，結勢壘肖特基二極管（Junction Barrier SBD，簡稱結勢壘肖特基二極管或JBS肖特基二極管）作為一種增強型肖特基二極管成為研究的熱點，結勢壘肖特基二極管結構的典型特點是在傳統的肖特基二極管的外延層上集成多個PN結呈現梳狀。結勢壘肖特基二極管在零偏和正偏時肖特基接觸部分導通，PN結部分不導通；結勢壘肖特基二極管在反偏時PN結耗盡區展寬以致夾斷電流通道，有效抑制肖特基勢壘降低效應及有效控制反向漏流。所以結勢壘肖特基二極管的突出優點是擁有肖特基勢壘二極管的通態和快速開關特性，還有PIN二極管的關態和低泄漏電流特性。

然而現有技術中，JBS肖特基二極管在制造過程中，首先采用硼離子注入的方式，但是離子注入時功率往往較小，因此注入形成的P區的深度較淺，因此要想達到設計的P區的深度需另外要長時間的高溫擴散，當硼離子向下擴散的同時也向四周擴散，這樣導致P結的寬度很大犧牲很多肖特基的導電面積。

另外現有技術中還存在有一種溝槽式肖特基二極管，溝槽式二極管在接入反向電流時利用溝槽間的空乏作用阻斷電流導通，由于溝槽的空乏隨距離增大而減弱，要想有效阻斷電流兩個溝槽的間距就不能太大，因此雖然溝槽式肖特基二極管相比較JBS肖特基二極管，電流導通能力有很大提升，但是當芯片正向導通時遇到浪涌電流，芯片承受正向浪涌電流的能力較差。

發明內容

本實用新型要解決的技術問題是：克服現有技術的不足，提供一種設置有兩層外延層，并通過設置第一單晶硅區和第二單晶硅區，使得肖特基界面下部外延層的底部間距較小，可以有效阻斷反向電流，外延層上部的間隔距離較大，有效增大肖特基界面的面積，降低了正向導通的電阻，因此增大了正向導通電流的高導通低漏電的肖特基芯片。

本實用新型解決其技術問題所采用的技術方案是：該高導通低漏電的肖特基芯片，包括襯底，在襯底表面設置有外延層，在外延層表面中部形成肖特基界面，其特征在于：所述的外延層包括自下而上依次設置在襯底上表面的第一外延層和第二外延層，所述肖特基界面設置在第二外延層上表面中部，在肖特基界面下部的第二外延層內間隔設置有多個第二單晶硅區，在每一個第二單晶硅區的下方分別設置有第一單晶硅區，其中第一單晶硅區自第二外延層向下延伸至第一外延層內，且第二單晶硅區的寬度大于其底部對應的第一單晶硅區的寬度。

優選的，在所述肖特基界面的外圈設置有絕緣層。

優選的，在所述絕緣層的下部還由內而外間隔設置有多個第一單晶硅區，位于絕緣層下部的第一單晶硅區自第二外延層的上表面向下延伸至第一外延層的內部。