[實用新型]一種多頻點連續(xù)波的雷達信號處理器

有效

• 申請?zhí)枺?/td>: 201921867908.7
• 申請日: 2019-11-01
• 公開（公告）號: CN211826465U
• 公開（公告）日: 2020-10-30
• 發(fā)明（設(shè)計）人: 張陽;路同亞;黃濤;吳俊;段登;李朋;秦勝賢;王為;周同英
• 申請（專利權(quán)）人: 安徽四創(chuàng)電子股份有限公司
• 主分類號: G01S7/02
• 分類號: G01S7/02
• 代理公司: 合肥和瑞知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 34118
• 代理人: 王挺

本實用新型公開了一種多頻點連續(xù)波的雷達信號處理器，外部指令存儲器、外部數(shù)據(jù)存儲器、運算放大器分別與主處理器相連接，主處理器為一個DSP信號處理器，該DSP信號處理器內(nèi)置有AD模塊；外部指令存儲器為一個FLASH存儲芯片，用于保存雷達參數(shù)；外部數(shù)據(jù)存儲器為一個SRAM存儲芯片，用于存儲雷達采集的數(shù)據(jù)；運算放大器用于放大模擬信號；主處理器上配備有若干個SPI、SCI、等外設(shè)接口，用于滿足主處理器與射頻前端，以及與后端的上位機、相機之間數(shù)據(jù)傳輸?shù)男枨螅€用于滿足主處理器的串口升級。本實用新型成本低、硬件結(jié)構(gòu)簡單、傳輸時間短、具備升級功能。

技術(shù)領(lǐng)域

本實用新型涉及雷達信號處理技術(shù)領(lǐng)域，尤其是一種多頻點連續(xù)波的雷達信號處理器。

背景技術(shù)

雷達信號處理為雷達系統(tǒng)的核心部分，它的主要功能有：對雷達整機而言，需為整機提供穩(wěn)定可靠的同步時序；對射頻前端而言，需發(fā)送指令控制射頻前端產(chǎn)生準(zhǔn)確的波形；對信號處理自身而言，需完成目標(biāo)檢測以及參數(shù)估計，最后將結(jié)果送給上位機。目前大部分的雷達信號處理硬件均采用DSP+FPGA的模式，F(xiàn)PGA與DSP分工協(xié)作，通常FPGA完成時序控制，分別與射頻前端和上位機互動，DSP主要完成目標(biāo)參數(shù)估計。這種架構(gòu)的信號處理硬件通常體積較大，價格昂貴，不適合小型化和低成本的大批量生產(chǎn)。

現(xiàn)有的雷達信號處理系統(tǒng)中，主要存在以下幾點缺陷：

1.硬件架構(gòu)較復(fù)雜，現(xiàn)有的信號處理系統(tǒng)通常由DSP和FPGA組成，一般都是采用高端的DSP，而高端的DSP專注于信號處理運算，外設(shè)接口種類和個數(shù)都比較少，控制時序相對非常復(fù)雜和繁瑣，所以一般會采用FPGA輔助DSP使用，F(xiàn)PGA控制時序和數(shù)據(jù)采集、存儲和傳輸，數(shù)據(jù)采集時由于FPGA沒有內(nèi)置AD模塊，則需要增加一片AD芯片進行采樣。因此，對于現(xiàn)有的信號處理系統(tǒng)的硬件架構(gòu)包括一片DSP、一片F(xiàn)PGA、一片AD芯片，硬件電路設(shè)計方法要復(fù)雜很多。

2.成本很高，現(xiàn)有的信號處理系統(tǒng)包括DSP、FPGA、AD等主芯片，硬件制板費用和芯片成本均很高，對于DSP和FPGA的軟件開發(fā)一般需要兩個人協(xié)同工作，增加了開發(fā)的復(fù)雜性和人工成本。

3.不能升級操作，原有的雷達信號處理通常運用在大型雷達上，當(dāng)出現(xiàn)故障和程序有問題時，通常都是將信號處理拆除下來，或者將外殼拆掉把信號處理裸露出來，能讓仿真器連接到信號處理板上，這樣才能升級程序。通常現(xiàn)在的測速雷達假設(shè)在路口的桿子上，為了滿足復(fù)雜天氣的要求，雷達必須是密閉的，如果沒有升級功能，在交通路口拆除雷達是很不方便的。

實用新型內(nèi)容

為了克服上述現(xiàn)有技術(shù)中的缺陷，本實用新型提供一種多頻點連續(xù)波的雷達信號處理器，解決了現(xiàn)有的信號處理器的硬件架構(gòu)復(fù)雜、成本高的缺點。

為實現(xiàn)上述目的，本實用新型采用以下技術(shù)方案，包括：

一種多頻點連續(xù)波的雷達信號處理器，包括：主處理器、外部指令存儲器、外部數(shù)據(jù)存儲器、運算放大器；

所述主處理器為一個DSP信號處理器，該DSP信號處理器內(nèi)置有AD模塊即模數(shù)轉(zhuǎn)換模塊；

所述外部指令存儲器為一個FLASH存儲芯片，用于保存雷達配置參數(shù)，該FLASH存儲芯片用于掉電保留雷達配置參數(shù)；

所述外部數(shù)據(jù)存儲器為一個SRAM存儲芯片，用于存儲回波數(shù)據(jù)；

所述運算放大器用于放大模擬信號；

外部指令存儲器、外部數(shù)據(jù)存儲器、運算放大器分別與主處理器相連接。

主處理器配備有SPI接口，主處理器通過SPI接口連接射頻前端；主處理器通過SPI接口控制射頻前端發(fā)射多頻點信號，以及控制射頻前端的發(fā)射頻率；射頻前端每發(fā)射出一個點頻信號，射頻前端就會接收到相應(yīng)頻率的回波信號。