[實用新型]輸入脈沖信號的脈寬濾波電路

有效

• 申請號: 201921784716.X
• 申請日: 2019-10-23
• 公開（公告）號: CN210867622U
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 張允武;禹闊;吳彩虹;李冬冬;余思遠
• 申請（專利權）人: 無錫安趨電子有限公司
• 主分類號: H03K5/1252
• 分類號: H03K5/1252
• 代理公司: 北京德崇智捷知識產權代理有限公司 11467
• 代理人: 俞江

1.一種輸入脈沖信號的脈寬濾波電路，其特征在于，所述脈寬濾波電路包括信號輸入端、第一控制電路、第二控制電路、濾波電路和信號輸出端；

所述信號輸入端分別與所述第一控制電路的第一輸入端、所述第二控制電路的第一輸入端和所述濾波電路的第一輸入端相連；所述信號輸出端分別與所述第一控制電路的第二輸入端、所述第二控制電路的第二輸入端和所述濾波電路的輸出端相連；所述第一控制電路的輸出端與所述濾波電路的第二輸入端相連；所述第二控制電路的輸出端與所述濾波電路的第三輸入端相連；

當所述信號輸入端輸入的輸入脈沖信號的脈沖寬度小于所述脈寬濾波電路的濾波寬度時，所述濾波電路在所述第一控制電路和所述第二控制電路的控制下濾除所述輸入脈沖信號，并將得到的輸出信號發送給所述信號輸出端進行輸出；

當所述信號輸入端輸入的輸入脈沖信號的脈沖寬度大于或等于所述脈寬濾波電路的濾波寬度時，所述濾波電路在所述第一控制電路和所述第二控制電路的控制下保留所述輸入脈沖信號，并將得到的輸出信號發送給所述信號輸出端進行輸出，所述輸出信號與所述輸入脈沖信號的延遲時間大于或等于所述濾波寬度。

2.根據權利要求1所述的電路，其特征在于，所述第一控制電路包括第一延時電路、二輸入與非門和第一PMOS管；

所述第一延時電路的第一輸入端為所述第一控制電路的第一輸入端；所述第一延時電路的輸出端與所述二輸入與非門的第一輸入端相連；所述二輸入與非門的第二輸入端為所述第一控制電路的第二輸入端；所述二輸入與非門的輸出端與所述第一PMOS管的柵極相連；所述第一PMOS管的源極與電源相連；所述第一PMOS管的漏極為所述第一控制電路的輸出端；

其中，所述第一延時電路包括第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第一電容；所述第二PMOS管的源極與電源相連；所述第二PMOS管的柵極與第一偏置電平相連；所述第二PMOS管的漏極與所述第三PMOS管的源極相連；所述第三PMOS管的柵極和所述第一NMOS管的柵極相連后為所述第一延時電路的輸入端；所述第三PMOS管的漏極、所述第一NMOS管的漏極、所述第一電容的一端、所述第四PMOS管的漏極和所述第三NMOS管的漏極相連；所述第一NMOS管的源極與所述第二NMOS管的漏極相連；所述第二NMOS管的柵極與第二偏置電平相連；所述第二NMOS管的源極與所述第一電容的另一端接地；所述第四PMOS管的源極與電源相連；所述第三NMOS管的源極接地；所述第四PMOS管的漏極和所述第三NMOS管的漏極相連后為所述第一延時電路的輸出端；其中，所述第一電容的充電速度由所述第二PMOS管控制，所述第一電容的放電速度由所述第二NMOS管控制；

所述二輸入與非門包括第五PMOS管、第六PMOS管、第四NMOS管和第五NMOS管；所述第五PMOS管的源極和所述第六PMOS管的源極分別與電源相連；所述第五PMOS管的漏極、所述第六PMOS管的漏極和所述第四NMOS管的漏極相連后為所述二輸入與非門的輸出端；所述第五PMOS管的柵極和所述第四NMOS管的柵極相連后為所述二輸入與非門的第二輸入端；所述第六PMOS管的柵極和所述第五NMOS管的柵極相連后為所述二輸入與非門的第一輸入端；所述第四NMOS管的源極與所述第五NMOS管的漏極相連，所述第五NMOS管的源極接地。