本實用新型提供一種閥島總線單線數(shù)據(jù)傳輸?shù)目刂齐娐罚ǎ篘PN三極管Q1、Q2、電阻R1、R2、R3、R4、二極管D1、D2；電阻R1的一端接正電壓VCC1，另一端接二極管D1的陽極和D2的陽極；二極管D2的陰極接三極管Q2的集電極，三極管Q2的發(fā)射極接地，基極接電阻R4的一端，電阻R4的另一端接閥島內(nèi)一個控制器的一個發(fā)送端口；二極管D1的陰極接電阻R2的一端，并連接閥島內(nèi)部總線中的一根數(shù)據(jù)線FUN；電阻R2的另一端接電阻R3的一端和三極管Q1的基極，電阻R3另一端和三極管Q1的發(fā)射極接地，三極管Q1的集電極接閥島內(nèi)所述一個控制器的一個接收端口。本實用新型減少了數(shù)據(jù)線數(shù)量，提高了抗干擾能力。

技術(shù)領(lǐng)域

本實用新型涉及閥島內(nèi)部總線，尤其是一種單線數(shù)據(jù)傳輸?shù)目刂齐娐贰?/p>

背景技術(shù)

閥島是一種集合工業(yè)通訊與控制為一體的產(chǎn)物，閥島的高速總線在向外傳遞信息的時候，也需要通過高速的內(nèi)部總線將獲取的數(shù)據(jù)盡可能及時的傳遞到控制器上；

目前閥島內(nèi)部的總線實現(xiàn)方法主要分為兩類，一種以并行總線，RS485總線、CAN總線等為代表的外部總線結(jié)構(gòu)，他們的抗干擾能力強，但是總線為了保證穩(wěn)定性，速度都不快，另外一種是以UART、SPI,FSMC、PCIE為代表的內(nèi)部總線，其速度都在1M以上，但是穩(wěn)定性一般，易受制作工藝與外部環(huán)境的影響，同時占用從站設(shè)備的IO數(shù)多，影響整體結(jié)構(gòu)的布局。

發(fā)明內(nèi)容

本實用新型的目的在于克服現(xiàn)有技術(shù)中存在的不足，提供一種閥島總線單線數(shù)據(jù)傳輸?shù)目刂齐娐罚軌驅(qū)㈤y島內(nèi)部總線的數(shù)據(jù)線根數(shù)減少一半，提高掛載閥島內(nèi)從站設(shè)備的數(shù)量，并增強抗干擾能力。本實用新型采用的技術(shù)方案是：

一種閥島總線單線數(shù)據(jù)傳輸?shù)目刂齐娐罚ǎ篘PN三極管Q1、Q2、電阻R1、R2、R3、R4、二極管D1、D2；

電阻R1的一端接正電壓VCC1，另一端接二極管D1的陽極和D2的陽極；二極管D2的陰極接三極管Q2的集電極，三極管Q2的發(fā)射極接地，基極接電阻R4的一端，電阻R4的另一端接閥島內(nèi)一個控制器的一個發(fā)送端口；

二極管D1的陰極接電阻R2的一端，并連接閥島內(nèi)部總線中的一根數(shù)據(jù)線FUN；電阻R2的另一端接電阻R3的一端和三極管Q1的基極，電阻R3另一端和三極管Q1的發(fā)射極接地，三極管Q1的集電極接閥島內(nèi)所述一個控制器的一個接收端口。

進一步地，所述的閥島總線單線數(shù)據(jù)傳輸?shù)目刂齐娐罚€包括防靜電ESD二極管D3；防靜電ESD二極管D3的陰極接二極管D1陰極，D3的陽極接地。

進一步地，所述的閥島總線單線數(shù)據(jù)傳輸?shù)目刂齐娐罚€包括壓敏電阻R5；壓敏電阻R5的一端接電阻R2一端，另一端接地。

進一步地，正電壓 VCC1為5v～24v。

更進一步地，正電壓 VCC1為12v～24v。

進一步地，總控制器接收端口內(nèi)置或外接上拉電阻。

本實用新型的優(yōu)點：通過一根數(shù)據(jù)線即可實現(xiàn)數(shù)據(jù)傳輸，大大減少了閥島內(nèi)部總線的數(shù)據(jù)線根數(shù)，且抗干擾能力強。

附圖說明

圖1為本實用新型的電原理圖。

具體實施方式

下面結(jié)合具體附圖和實施例對本實用新型作進一步說明。

圖1顯示了一種閥島總線單線數(shù)據(jù)傳輸?shù)目刂齐娐罚ㄒ韵潞喎Q控制電路）；

包括：NPN三極管Q1、Q2、電阻R1、R2、R3、R4、二極管D1、D2；更優(yōu)地還可以包括防靜電ESD二極管D3、壓敏電阻R5；