[實用新型]一種十通道的Kintex UltraScale采集處理系統

有效

• 申請號: 201921623941.5
• 申請日: 2019-09-26
• 公開（公告）號: CN210442802U
• 公開（公告）日: 2020-05-01
• 發明（設計）人: 蓋武;蓋昱升
• 申請（專利權）人: 成都瑞耐博科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 成都弘毅天承知識產權代理有限公司 51230
• 代理人: 蔣秀清

本實用新型公開了一種十通道的Kintex UltraScale采集處理系統，采用2個FPGA芯片架構，一個通過連接器連接ADC子卡完成多通道高速采集，另一個完成高性能處理，2個FPGA芯片在高效采集的同時做到高性能處理，打破1個FPGA芯片架構的局限性，且采用TTL控制模塊令高性能的同時低功耗。采用5個雙通道ADC芯片構建10通道信號采集，由控制通信總線集中控制，保證采樣頻率和輸入增益穩定保持在高要求。由1個采樣時鐘芯片輸出5個時鐘信號和一個到處理卡的同步時鐘信號，由一個同步時鐘芯片輸出處理卡的同步時鐘信號，盡量少的時鐘芯片降低了時鐘信號電路器件對模擬信號輸入高頻電路的干擾。本新型在通道數量更多，采集速率保持高速的要求下依然保證了采集處理系統的優良性能。

技術領域

本實用新型屬于數據采集傳輸技術領域，具體涉及一種十通道的KintexUltraScale采集處理系統。

背景技術

基于PCIE的高速數據采集卡，相對于傳統計算機總線接口如PCI、USB2.0接口等具有顯著的優勢，高突出的就是高數據通過率和吞吐帶寬，這使得那些有對于大量數據保儲與處理要求的使用者有了新的選擇。目前的PCIE采集處理卡是通過FPGA來實現，現有的都是1個FPGA芯片架構，采用2路、4路、8路等不同的接口線路來實現多通道采集。但是1個FPGA芯片架構的采集處理能力有限，在1個FPGA芯片架構的基礎上通過技術改進難以大幅度地提高PCIE采集處理卡的性能。

同時現有的PCIE高速數據采集可以選擇支持多個通道，可通過連接器將多通道數據采集子卡連接到PCIE采集處理卡。但現有的多通道數據采集子卡一般支持2、4、6、8通道，在一些信號采集要求更高的情況下，通道數量需要更多，采集速率要依然保持高速，當通道增加后由于多個通道時鐘信號的匹配難度和多通道的時鐘信號電路器件多容易對采集信號高頻電路信號造成干擾，所以難以實現多通道性能優良的高速率數據采集子卡。

實用新型內容

本實用新型的目的在于：解決目前1個FPGA芯片架構的PCIE采集處理卡采集梳理能力有限，同時多通道數據采集子卡由于多個通道時鐘信號的匹配難度和多通道的時鐘信號電路器件多容易對采集信號高頻電路信號造成干擾，難以實現多通道的超高性能PCIE采集處理卡，提出了一種十通道的Kintex UltraScale采集處理系統。

本實用新型采用的技術方案如下：

一種十通道的Kintex UltraScale采集處理系統，包括PCIE采集處理卡和與PCIE采集處理卡通過連接器連接的ADC子卡，

PCIE采集處理卡包括：連接的第一FPGA芯片和第二FPGA芯片，第二FPGA芯片為Kintex-7架構，設置有多路PCIE接口，通過多路PCIE接口連接PCIE載板，還連接有DDR內存模塊、SPI Flash模塊、差分時鐘模塊，第一FPGA芯片為KintexUltraScale架構，第一FPGA芯片與連接器連接，設置有兩個高速擴展卡接口，還連接有DDR內存模塊、SPI Flash模塊、差分時鐘模塊、TTL控制模塊；

ADC子卡包括：與連接器信號端輸入端對應連接的5個雙通道ADC芯片，5個雙通道ADC芯片信號采集端連接模擬信號輸入電路，5個雙通道ADC芯片之間通過控制通信總線連接，控制通信總線還連接到連接器，PCIE采集處理卡的頻率和增益控制信號通過連接器傳輸至5個雙通道ADC芯片；還包括采樣時鐘芯片模塊，外部時鐘信號輸入到采樣時鐘芯片模塊，采樣時鐘芯片模塊包括1個采樣時鐘芯片，采樣時鐘芯片輸出5個時鐘信號至5個雙通道ADC芯片的5個采樣時鐘信號電路，采樣時鐘芯片還輸出一個同步時鐘信號，同步時鐘信號通過連接連接器輸出到PCIE采集處理卡；還包括與連接器連接的接收PCIE采集處理卡同步時鐘信號的同步時鐘芯片，同步時鐘芯片信號輸出端連接5個雙通道ADC芯片，將PCIE采集處理卡的同步時鐘信號輸出至5個雙通道ADC芯片。