[實用新型]1553B網絡總線故障點檢測系統

有效

• 申請號: 201921532892.4
• 申請日: 2019-09-16
• 公開（公告）號: CN210923928U
• 公開（公告）日: 2020-07-03
• 發明（設計）人: 陳亮;曲川;楊丹江;馮娟
• 申請（專利權）人: 西安太世德航空電器有限公司
• 主分類號: G01R31/52
• 分類號: G01R31/52;G01R31/54;G01R31/58;G01R27/08;H04L12/40
• 代理公司: 西安維賽恩專利代理事務所(普通合伙) 61257
• 代理人: 劉春

1.1553B網絡總線故障點檢測系統，其特征在于，包括處理器，所述處理器的信號輸入端通過可控增益A/D變換器、前置放大器連接有恒流源電路，所述恒流源電路與待檢測1553B總線連接。

2.如權利要求1所述的1553B網絡總線故障點檢測系統，其特征在于，所述恒流源電路包括恒流源、負載切換電路和四線檢測電路；

所述恒流源包括恒流源芯片U1及其外圍電路；

所述恒流源芯片U1的第三引腳分別連接+5V、電容C1的一端和電容C2的一端；所述電容C1的另一端接地；所述電容C2的另一端串聯電阻R4后分別連接所述恒流源芯片U1的第二引腳和電阻R2的一端，所述電阻R2的另一端串聯電阻R3后分別連接電阻R1的一端和電阻R5的一端，所述電阻R1的另一端連接所述恒流源芯片U1的第一引腳，所述電阻R5的另一端連接所述負載切換電路；

所述負載切換電路包括第一繼電器JK1和第二繼電器JK2；

所述第一繼電器JK1的第一引腳連接+5V和二極管D3的負極；

所述第一繼電器JK1的第二引腳和地七引腳均連接至所述四線檢測電路；

所述第一繼電器JK1的第三引腳連接至待檢測1553B總線；

所述第一繼電器JK1的第四引腳和第五引腳均連接至所述待檢測1553B總線的屏蔽層；

所述第一繼電器JK1的第六引腳接地；

所述第一繼電器JK1的第八引腳分別連接二極管D3的正極和三極管Q2的集電極；所述三極管Q2的發射極接地，所述三極管Q2的基極分別連接電阻R8的一端和電阻R6的一端，所述電阻R6的另一端連接至所述處理器的第二控制信號端；

所述第二繼電器JK2的第一引腳連接+5V和二極管D2的負極；

所述第二繼電器JK2的第二引腳和地七引腳均連接至所述四線檢測電路；

所述第二繼電器JK2的第三引腳連接至待檢測1553B總線；

所述第二繼電器JK2的第四引腳和第五引腳均分別連接至所述待檢測1553B總線的屏蔽層和第一連接接口的接地線；

所述第二繼電器JK2的第六引腳接電阻R5的另一端；

所述第二繼電器JK2的第八引腳分別連接二極管D2的正極和三極管Q1的集電極；所述三極管Q1的發射極接地，所述三極管Q1的基極連接電阻R7的一端，所述電阻R7的另一端連接至所述處理器的第一控制信號端；

所述四線檢測電路包括用于與前置放大器連接的第一連接接口，所述第一連接接口的正電壓端分別連接第二繼電器JK2的第二引腳和第七引腳，負電壓端分別連接第一繼電器JK1的第二引腳和第七引腳，接地端連接所述待檢測1553B總線的屏蔽層以及第二繼電器JK2的第四引腳和第五引腳。

3.如權利要求2所述的1553B網絡總線故障點檢測系統，其特征在于，所述前置放大器包括AD623芯片及其外圍電路；

所述AD623芯片的第二引腳串聯電阻R10后接所述第一連接接口的負電壓端；

所述AD623芯片的第三引腳串聯電阻R11后接所述第一連接接口的正電壓端；

所述AD623芯片的第六引腳為模擬信號輸出正端，連接所述可控增益A/D變換器的模擬信號輸入正端；

所述AD623芯片的第五引腳為模擬信號輸出負端，連接所述可控增益A/D變換器的模擬信號輸入負端；

所述可控增益A/D變換器由芯片U3及其外圍電路組成；

所述芯片U3的第四引腳為通訊接口的數據腳，連接至所述處理器的數據輸入腳；

所述芯片U3的第三引腳為通訊接口的時鐘腳，連接至所述處理器的時鐘腳；

所述芯片U3的第一引腳為模擬信號輸入正端，連接至所述前置放大器的輸出正端；

所述芯片U3的第六引腳為模擬信號輸入負端，連接至所述前置放大器的輸出負端。

4.如權利要求3所述的1553B網絡總線故障點檢測系統，其特征在于，所述處理器由STM32F103CBT6芯片及其外圍電路組成；

所述STM32F103CBT6芯片的第三十二引腳為切換檢測線型的控制引腳，接控制按鍵KE1，用于分別在總線短路、總線開路以及總線Hi與屏蔽線短接和總線Lo與屏蔽線短接之間切換；

所述STM32F103CBT6芯片的第二十一引腳接所述可控增益A/D變換器芯片U3的第三引腳；

所述STM32F103CBT6芯片的第二十二引腳接所述可控增益A/D變換器芯片U3的第四引腳；

所述STM32F103CBT6芯片的通過第三連接接口JZ3將計算結果信息發送至外部設備；所述STM32F103CBT6芯片的通過第二連接接口JZ2將計算結果顯示到外部顯示設備上。