[實用新型]半導體結構、存儲裝置

有效

• 申請號: 201921448485.5
• 申請日: 2019-08-30
• 公開（公告）號: CN210156376U
• 公開（公告）日: 2020-03-17
• 發明（設計）人: 劉志拯
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L29/423;H01L21/764;H01L21/28;H01L21/8242
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 王輝;闞梓瑄

本公開提供了一種半導體結構、存儲裝置，屬于半導體技術領域。該半導體結構包半導體層、第一柵極結構、第二柵極結構、第三柵極結構和隔離結構，其中，半導體層形成有隔離溝槽和多個具有一長軸方向的有源區；第一柵極結構至少部分設于沿長軸方向的兩個有源區之間的隔離溝槽中；第二柵極結構設于有源區內；第三柵極結構設于隔離溝槽中，且連接第一柵極結構和第二柵極結構；隔離結構覆蓋第一柵極結構和第三柵極結構以外的隔離溝槽，且隔離結構設置有氣隙層；其中，任一有源區在襯底基板上的正投影，被與該有源區相鄰的氣隙層、第一柵極結構和第三柵極結構共同在襯底基板上的正投影包圍。該半導體結構能夠降低行錘效應。

技術領域

本公開涉及半導體技術領域，尤其涉及一種半導體結構和存儲裝置。

背景技術

動態隨機存取存儲器(DRAM)中包括有源區域(Active Area)和淺槽隔離(shallowtrench isolation)區域。其中，源通柵極(active passing gate，APG)設于有源區域，用于控制有源區域中的凹槽通道晶體管的導通或者截止。場通柵極(field pass gate，FPG)設于淺槽隔離區域且與有源區域相鄰，用于連通不同有源區域中的源通柵極。

隨著存儲器的尺寸減小，場通柵極與有源區域之間的耦合作用更強，這導致有源區域中的電荷在耦合作用下向場通柵極一側轉移更嚴重，容易導致連接于有源區域中的存儲電容的電性狀態發生改變，導致存儲器中的數據丟失或者被干擾。

所述背景技術部分公開的上述信息僅用于加強對本公開的背景的理解，因此它可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本公開的目的在于提供一種半導體結構和存儲裝置，降低半導體結構的行錘效應。

為實現上述發明目的，本公開采用如下技術方案：

根據本公開的第一個方面，提供一種半導體結構，包括：

半導體層，設于一襯底基板的一側；

所述半導體層遠離所述襯底基板的表面形成有隔離溝槽，且所述隔離溝槽使得所述半導體層遠離所述襯底基板的部分被分割為多個有源區，所述有源區具有一長軸方向；

第一柵極結構，至少部分設于沿所述長軸方向的兩個所述有源區之間的隔離溝槽中；

第二柵極結構，設于所述有源區內；

第三柵極結構，設于所述隔離溝槽中，且連接所述第一柵極結構和所述第二柵極結構，或者連接兩個所述第二柵極結構；

隔離結構，覆蓋所述第一柵極結構和所述第三柵極結構以外的所述隔離溝槽，且所述隔離結構設置有氣隙層；

其中，任一所述有源區在所述襯底基板上的正投影，被與該有源區相鄰的所述氣隙層、所述第一柵極結構和所述第三柵極結構共同在所述襯底基板上的正投影包圍。

在本公開的一種示例性實施例中，所述第一柵極結構的延伸方向、所述第二柵極結構的延伸方向和所述第三柵極結構的延伸方向平行。

在本公開的一種示例性實施例中，所述氣隙層的厚度為2～20nm，其中，所述氣隙層的厚度為所述氣隙層在垂直于所述氣隙層的表面的方向的尺寸。

在本公開的一種示例性實施例中，沿垂直于所述半導體層遠離所述襯底基板的表面的方向，所述氣隙層的尺寸為所述隔離溝槽的尺寸的0.4～0.8倍。

在本公開的一種示例性實施例中，所述隔離結構包括：

第一絕緣層，覆蓋所述第一柵極結構和所述第三柵極結構以外的所述隔離溝槽；

第二絕緣層，覆蓋所述第一絕緣層；所述第一絕緣層和所述第二絕緣層之間形成有所述氣隙層；