[實用新型]流水線加速器、電力系統(tǒng)故障診斷裝置和FPGA芯片

有效

• 申請?zhí)枺?/td>: 201921441344.0
• 申請日: 2019-09-02
• 公開（公告）號: CN211453834U
• 公開（公告）日: 2020-09-08
• 發(fā)明（設(shè)計）人: 李良;龐振江;于同偉;王崢;丁岳;葛維春;黃旭;盧巖;楊文
• 申請（專利權(quán)）人: 北京智芯微電子科技有限公司;國網(wǎng)遼寧省電力有限公司電力科學(xué)研究院;國網(wǎng)信息通信產(chǎn)業(yè)集團(tuán)有限公司;國家電網(wǎng)有限公司
• 主分類號: G01R31/08
• 分類號: G01R31/08;G01R31/00;G01R19/25;G06N3/063;G06N3/04
• 代理公司: 北京中譽威圣知識產(chǎn)權(quán)代理有限公司 11279
• 代理人: 周際;王芳

1.一種基于神經(jīng)網(wǎng)絡(luò)的電力系統(tǒng)故障診斷裝置，其特征在于，包括：

采集模塊，用于采集電力系統(tǒng)的數(shù)據(jù)；

FPGA芯片，與所述采集模塊相連，所述FPGA芯片具有基于AlexNet神經(jīng)網(wǎng)絡(luò)模型的流水線加速器；

單片機(jī)，與所述FPGA芯片相連，用于與所述FPGA芯片協(xié)同對采集的數(shù)據(jù)進(jìn)行處理，

其中，所述流水線加速器包括：

片外存儲器，用于存儲采集的電力系統(tǒng)數(shù)據(jù)以及所述AlexNet神經(jīng)網(wǎng)絡(luò)模型；

乘法矩陣單元，用于對輸入數(shù)據(jù)執(zhí)行卷積操作；

修正線性單元，與所述乘法矩陣單元相耦合，用于對所述乘法矩陣單元輸出的數(shù)據(jù)進(jìn)行激活操作；

池化單元，與所述修正線性單元相耦合，用于對所述修正線性單元輸出的數(shù)據(jù)進(jìn)行歸一化以及池化操作；

補(bǔ)充乘法器，與所述池化單元相耦合，用于對所述池化單元輸出的數(shù)據(jù)進(jìn)行乘法操作；

片上存儲器，與所述補(bǔ)充乘法器相耦合，用于存儲所述補(bǔ)充乘法器輸出的數(shù)據(jù)；

喂食單元，與所述片外存儲器、所述片上存儲器以及所述乘法矩陣單元均相耦合，用于所述片外存儲器和所述片上存儲器中的數(shù)據(jù)分配至所述乘法矩陣單元；

控制器，與所述喂食單元相耦合，用于按照所述神經(jīng)網(wǎng)絡(luò)模型控制各個單元的數(shù)據(jù)處理過程。

2.如權(quán)利要求1所述的基于神經(jīng)網(wǎng)絡(luò)的電力系統(tǒng)故障診斷裝置，其特征在于，所述采集模塊包括：

交流輸入及濾波插件，用于采集電力系統(tǒng)的交流信號；

模數(shù)轉(zhuǎn)換插件，與所述交流輸入及濾波插件相連，用于將所述交流信號進(jìn)行模數(shù)轉(zhuǎn)化。

3.一種流水線加速器，其特征在于，包括：

片外存儲器，用于存儲采集的電力系統(tǒng)數(shù)據(jù)以及AlexNet神經(jīng)網(wǎng)絡(luò)模型；

乘法矩陣單元，用于對輸入數(shù)據(jù)執(zhí)行卷積操作；

修正線性單元，與所述乘法矩陣單元相耦合，用于對所述乘法矩陣單元輸出的數(shù)據(jù)進(jìn)行激活操作；

池化單元，與所述修正線性單元相耦合，用于對所述修正線性單元輸出的數(shù)據(jù)進(jìn)行歸一化以及池化操作；

補(bǔ)充乘法器，與所述池化單元相耦合，用于對所述池化單元輸出的數(shù)據(jù)進(jìn)行乘法操作；

片上存儲器，與所述補(bǔ)充乘法器相耦合，用于存儲所述補(bǔ)充乘法器輸出的數(shù)據(jù)；

喂食單元，與所述片外存儲器、所述片上存儲器以及所述乘法矩陣單元均相耦合，用于所述片外存儲器和所述片上存儲器中的數(shù)據(jù)分配至所述乘法矩陣單元；

控制器，與所述喂食單元相耦合，用于按照所述神經(jīng)網(wǎng)絡(luò)模型控制各個單元的數(shù)據(jù)處理過程。

4.一種FPGA芯片，其特征在于，包括如權(quán)利要求3所述的流水線加速器。