[實(shí)用新型]一種量子密鑰分發(fā)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201921305001.1
• 申請(qǐng)日: 2019-08-12
• 公開(kāi)（公告）號(hào): CN209964071U
• 公開(kāi)（公告）日: 2020-01-17
• 發(fā)明（設(shè)計(jì)）人: 戴微微;劉鵬
• 申請(qǐng)（專利權(quán)）人: 北京中創(chuàng)為南京量子通信技術(shù)有限公司
• 主分類(lèi)號(hào): H04L9/08
• 分類(lèi)號(hào): H04L9/08;H04B10/70
• 代理公司: 32224 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 董成

本實(shí)用新型公開(kāi)了一種量子密鑰分發(fā)裝置，其涉及量子通信設(shè)備技術(shù)領(lǐng)域，所述量子密鑰分發(fā)裝置，包括隨機(jī)數(shù)生成模塊、密鑰分發(fā)模塊、主光源、從光源以及量子密鑰編碼模塊；所述隨機(jī)數(shù)生成模塊的輸出端與所述密鑰分發(fā)模塊的輸入端電學(xué)連接，所述密鑰分發(fā)模塊的輸出端與所述從光源的輸入端電學(xué)連接，所述從光源的輸出端與所述量子密鑰編碼模塊的輸入端光學(xué)連接；所述主光源的輸出端分別與所述隨機(jī)數(shù)生成模塊以及所述量子密鑰編碼模塊光學(xué)連接。本申請(qǐng)能夠?qū)⒘孔用荑€分發(fā)裝置小型化與集成化并能夠降低其成本。

技術(shù)領(lǐng)域

本申請(qǐng)涉及量子通信設(shè)備技術(shù)領(lǐng)域，具體涉及量子密鑰分發(fā)裝置。

背景技術(shù)

量子密鑰分發(fā)，是利用量子力學(xué)特性來(lái)保證通信的安全性，它使通信的雙方能夠產(chǎn)生并分享一個(gè)隨機(jī)的、安全的密鑰，來(lái)加密和解密消息。量子密鑰的產(chǎn)生又是通過(guò)隨機(jī)數(shù)的產(chǎn)生加以算法換算得出，這也就使得隨機(jī)數(shù)的重要性變得非常關(guān)鍵，而量子隨機(jī)數(shù)作為“真隨機(jī)數(shù)”一直被認(rèn)為是該領(lǐng)域的核心所在。

在量子密鑰分發(fā)設(shè)備中需要用到隨機(jī)數(shù)生成裝置與量子密鑰編碼裝置，其中，隨機(jī)數(shù)生成裝置用作產(chǎn)生“真隨機(jī)數(shù)”，量子密鑰編碼裝置用作實(shí)現(xiàn)高速的量子密鑰分發(fā)。現(xiàn)有的上述兩套裝置是相互獨(dú)立的裝置，各自獨(dú)立工作，體積大且成本高，也就是說(shuō)，目前有必要對(duì)其作進(jìn)一步的改進(jìn)，實(shí)現(xiàn)量子密鑰分發(fā)設(shè)備的小型化、集成化、以及低成本。

實(shí)用新型內(nèi)容

為了克服現(xiàn)有技術(shù)的上述缺陷，本實(shí)用新型實(shí)施例所要解決的技術(shù)問(wèn)題是提供了一種量子密鑰分發(fā)裝置，該量子密鑰分發(fā)裝置成本低、體積小、便于集成。

本實(shí)用新型實(shí)施例的具體技術(shù)方案是：

一種量子密鑰分發(fā)裝置，包括隨機(jī)數(shù)生成模塊、密鑰分發(fā)模塊、主光源、從光源以及量子密鑰編碼模塊；所述隨機(jī)數(shù)生成模塊的輸出端與所述密鑰分發(fā)模塊的輸入端電學(xué)連接，所述密鑰分發(fā)模塊的輸出端與所述從光源的輸入端電學(xué)連接，所述從光源的輸出端與所述量子密鑰編碼模塊的輸入端光學(xué)連接；所述主光源的輸出端分別與所述隨機(jī)數(shù)生成模塊以及所述量子密鑰編碼模塊光學(xué)連接。

優(yōu)選地，所述主光源的輸入端與所述密鑰分發(fā)模塊的輸出端電學(xué)連接。

優(yōu)選地，所述隨機(jī)數(shù)生成模塊與所述密鑰分發(fā)模塊共用同一個(gè)處理器，所述處理器為FPGA、ARM、DSP、單片機(jī)、GPU或CPU等具有數(shù)據(jù)采集及數(shù)據(jù)處理功能的處理器中的一種。

優(yōu)選地，所述隨機(jī)數(shù)生成模塊包括依次串接的第二干涉儀、光電探測(cè)器、運(yùn)算放大器、模/數(shù)轉(zhuǎn)換器和處理模塊。

優(yōu)選地，所述處理模塊與所述密鑰分發(fā)模塊共用同一個(gè)處理器，所述處理器為FPGA、ARM、DSP、單片機(jī)、GPU或CPU等具有數(shù)據(jù)采集及數(shù)據(jù)處理功能的處理器中的一種。

優(yōu)選地，所述處理模塊與所述密鑰分發(fā)模塊分別設(shè)置有獨(dú)立的處理器，所述處理器為FPGA、ARM、DSP、單片機(jī)、GPU或CPU等具有數(shù)據(jù)采集及數(shù)據(jù)處理功能的處理器中的一種。

優(yōu)選地，所述第二干涉儀的輸入端與所述主光源的輸出端光學(xué)連接，所述第二干涉儀的輸出端與所述光電探測(cè)器的輸入端光學(xué)連接，所述光電探測(cè)器、所述運(yùn)算放大器、所述模/數(shù)轉(zhuǎn)換器以及所述處理模塊依次串聯(lián)通過(guò)電學(xué)連接，所述處理模塊的輸出端與所述密鑰分發(fā)模塊的輸入端電學(xué)連接。

優(yōu)選地，所述從光源分為第一從光源和第二從光源。

優(yōu)選地，所述量子密鑰編碼模塊包括第一干涉儀、第一環(huán)形器、第二環(huán)形器、光合束器以及強(qiáng)度調(diào)節(jié)器。