[實(shí)用新型]數(shù)據(jù)采樣電路

有效

• 申請?zhí)枺?/td>: 201921300550.X
• 申請日: 2019-08-12
• 公開（公告）號: CN210156120U
• 公開（公告）日: 2020-03-17
• 發(fā)明（設(shè)計(jì)）人: 胡劍飛
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: G11C27/02
• 分類號: G11C27/02;G06F1/24;H03M1/12
• 代理公司: 北京律智知識產(chǎn)權(quán)代理有限公司 11438
• 代理人: 王輝;闞梓瑄

本公開涉及存儲技術(shù)領(lǐng)域，提出一種數(shù)據(jù)采樣電路，該電路包括：第一采樣模塊，用于響應(yīng)于所述數(shù)據(jù)信號端以及所述參考信號端的信號并作用于所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)；第二采樣模塊，用于響應(yīng)于所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)的信號并作用于第三節(jié)點(diǎn)以及第四節(jié)點(diǎn)；鎖存模塊，用于根據(jù)第三節(jié)點(diǎn)、第四節(jié)點(diǎn)信號向第一輸出端輸入高電平、向第二輸出端輸入低電平，或者向第一輸出端輸入低電平、向第二輸出端輸入高電平；失調(diào)補(bǔ)償模塊，并聯(lián)于第二采樣模塊，用于補(bǔ)償?shù)诙蓸幽K的失調(diào)電壓。本數(shù)據(jù)采樣電路通過增加第二采樣模塊，將失調(diào)補(bǔ)償模塊并聯(lián)于第二采樣模塊，從而降低了回饋噪聲。

技術(shù)領(lǐng)域

本實(shí)用新型涉及存儲技術(shù)領(lǐng)域，尤其涉及一種數(shù)據(jù)采樣電路。

背景技術(shù)

在LPDDR4/5(Low Power Double Data Rate 4/5，第4/5代低功耗內(nèi)存)中，隨著輸入信號的速率越來越快，DQ數(shù)據(jù)采樣電路的工作速度也需相應(yīng)提高。

相關(guān)技術(shù)中，DQ數(shù)據(jù)采樣電路一般包括采樣模塊和鎖存模塊，采樣模塊完成對輸入數(shù)據(jù)的采樣，鎖存模塊完成對采樣的數(shù)據(jù)進(jìn)行鎖存保持。同時，由于采樣模塊會存在失調(diào)電壓，DQ數(shù)據(jù)采樣電路還包括失調(diào)補(bǔ)償電路，失調(diào)補(bǔ)償電路用于對采樣模塊進(jìn)行補(bǔ)償。

然而，采樣模塊的一個缺點(diǎn)是其產(chǎn)生的回饋噪聲較大，同時，失調(diào)補(bǔ)償電路還會增加采樣模塊的回饋噪聲。

需要說明的是，在上述背景技術(shù)部分實(shí)用新型的信息僅用于加強(qiáng)對本實(shí)用新型的背景的理解，因此可以包括不構(gòu)成對本領(lǐng)域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供一種數(shù)據(jù)采樣電路，該數(shù)據(jù)采樣電路能夠減小其回饋噪聲。

本實(shí)用新型的其他特性和優(yōu)點(diǎn)將通過下面的詳細(xì)描述變得顯然，或部分地通過本實(shí)用新型的實(shí)踐而習(xí)得。

根據(jù)本公開的一方面，提供一種數(shù)據(jù)采樣電路，該數(shù)據(jù)采樣電路包括：第一采樣模塊、第二采樣模塊、鎖存模塊以及失調(diào)補(bǔ)償模塊。第一采樣模塊連接數(shù)據(jù)信號端、參考信號端，第一節(jié)點(diǎn)、第二節(jié)點(diǎn)，用于響應(yīng)于所述數(shù)據(jù)信號端以及所述參考信號端的信號并作用于所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)；第二采樣模塊連接所述第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、第三節(jié)點(diǎn)、第四節(jié)點(diǎn)，用于響應(yīng)于所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)的信號并作用于第三節(jié)點(diǎn)以及第四節(jié)點(diǎn)；鎖存模塊連接所述第三節(jié)點(diǎn)、所述第四節(jié)點(diǎn)、第一輸出端、第二輸出端，用于根據(jù)所述第三節(jié)點(diǎn)、第四節(jié)點(diǎn)的信號，向所述第一輸出端輸入高電平信號、向所述第二輸出端輸入低電平信號，或者向所述第一輸出端輸入低電平信號、向所述第二輸出端輸入高電平信號；失調(diào)補(bǔ)償模塊并聯(lián)于所述第二采樣模塊，用于補(bǔ)償所述第二采樣模塊的失調(diào)電壓。

本實(shí)用新型的一種示例性實(shí)施例中，所述第一采樣模塊還連接第一時鐘信號端，用于響應(yīng)于所述第一時鐘信號端的信號以開啟采樣動作；所述數(shù)據(jù)采樣電路還包括復(fù)位模塊，復(fù)位模塊連接第一時鐘信號端、第二時鐘信號端、第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、第三節(jié)點(diǎn)、第四節(jié)點(diǎn)，第一輸出端以及第二輸出端，用于響應(yīng)所述第一時鐘信號端的信號對所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)進(jìn)行復(fù)位，以及響應(yīng)所述第二時鐘信號端的信號對所述第三節(jié)點(diǎn)、第四節(jié)點(diǎn)，第一輸出端、以及第二輸出端進(jìn)行復(fù)位。

本實(shí)用新型的一種示例性實(shí)施例中，所述第一采樣模塊包括：第一P 型晶體管、第二P型晶體管、第三P型晶體管。第一P型晶體管的第一端與所述高電平信號端連接，控制端與所述第一時鐘信號端連接，第二端連接所述第五節(jié)點(diǎn)；第二P型晶體管的第一端與所述第一P型晶體管的第二端連接，控制端與數(shù)據(jù)信號端連接，第二端與所述第二節(jié)點(diǎn)連接；第三P型晶體管的第一端與所述第一P型晶體管的第二端連接，控制端與所述參考信號端連接，第二端與所述第一節(jié)點(diǎn)連接。

本實(shí)用新型的一種示例性實(shí)施例中，所述第二采樣模塊包括：第四 N型晶體管、第五N型晶體管。第四N型晶體管的第一端連接所述低電平信號端，控制端連接所述第二節(jié)點(diǎn)，第二端連接所述第三節(jié)點(diǎn)；第五 N型晶體管的第一端連接所述低電平信號端，控制端連接所述第一節(jié)點(diǎn)，第二端連接所述第四節(jié)點(diǎn)。