[實(shí)用新型]一種視頻傳輸裝置

有效

• 申請?zhí)枺?/td>: 201921177964.8
• 申請日: 2019-07-24
• 公開（公告）號: CN209823896U
• 公開（公告）日: 2019-12-20
• 發(fā)明（設(shè)計(jì)）人: 闕才武
• 申請（專利權(quán)）人: 廣東視騰電子科技有限公司
• 主分類號: H04N5/765
• 分類號: H04N5/765
• 代理公司: 44268 深圳市君勝知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)
• 代理人: 王永文;劉文求

1.一種視頻傳輸裝置，其特征在于，包括：

用于接收多路視頻信號的多路輸入接口，其中，所述多路輸入接口包括至少兩種輸入接口；

用于將所述多路視頻信號轉(zhuǎn)換為多路差分信號的混合解碼分配模塊；

用于將所述多路差分信號轉(zhuǎn)換為多路網(wǎng)口信號的編碼模塊；

用于延長所述多路網(wǎng)口信號的傳輸距離的延長網(wǎng)絡(luò)接口模塊；

所述多路輸入接口與所述混合解碼分配模塊連接，所述混合解碼分配模塊與所述編碼模塊連接，所述編碼模塊與所述延長網(wǎng)絡(luò)接口模塊連接。

2.根據(jù)權(quán)利要求1所述的視頻傳輸裝置，其特征在于，所述多路輸入接口包括：

HDMI輸入接口、VGA輸入接口、DP輸入接口和DVI輸入接口。

3.根據(jù)權(quán)利要求1所述的視頻傳輸裝置，其特征在于，所述混合解碼分配模塊包括：處理器、DDR芯片和多個(gè)視頻輸入開關(guān)，其中所述處理器為海思HI3531A芯片；

所述DDR芯片用于存儲(chǔ)數(shù)據(jù)，所述多個(gè)視頻輸入開關(guān)用于控制輸出多路差分信號；

所述海思HI3531A芯片與所述DDR芯片連接，所述海思HI3531A芯片分別與多個(gè)視頻輸入開關(guān)連接。

4.根據(jù)權(quán)利要求1所述的視頻傳輸裝置，其特征在于，所述編碼模塊包括：多個(gè)以太網(wǎng)收發(fā)單元和多個(gè)網(wǎng)口變壓單元；所述以太網(wǎng)收發(fā)單元用于將多路差分信號轉(zhuǎn)換為多路編碼信號，所述網(wǎng)口變壓單元用于將多路編碼信號轉(zhuǎn)換為多路網(wǎng)口信號；所述以太網(wǎng)收發(fā)單元與所述網(wǎng)口變壓單元連接。

5.根據(jù)權(quán)利要求4所述的視頻傳輸裝置，其特征在于，所述以太網(wǎng)收發(fā)單元包括以太網(wǎng)收發(fā)芯片、第一電感、第二電感、第一電阻、第二電阻、第三電阻、第一電容、第二電容、第三電容、第四電容和第五電容，所述以太網(wǎng)收發(fā)芯片為IP101CR芯片；

所述IP101CR芯片的ISET端連接所述第一電阻的一端，所述IP101CR芯片的REGOUT端分別連接所述第一電容的一端和所述第二電容的一端；

所述IP101CR的AVDD33端分別連接所述第一電感的一端、所述第三電容的一端和所述第四電容的一端；

所述IP101CR芯片的VDD-IO端分別連接所述第二電感的一端和所述第五電容的一端，所述IP101CR芯片的LED3/PHY端連接所述第二電阻的一端；

所述IP101CR芯片的LED0/PHY端連接所述第三電阻的一端；

所述第一電阻的另一端接地，所述第一電容的另一端接地，所述第二電容的另一端接地，所述第三電容的另一端接地，所述第四電容的另一端接地，所述第二電阻的另一端接地，所述第三電阻的另一端接地，所述第五電容的另一端接地，所述第一電感的另一端接直流電源，所述第二電感的另一端接直流VDD電源。

6.根據(jù)權(quán)利要求5所述的視頻傳輸裝置，其特征在于，所述網(wǎng)口變壓單元包括變壓器、第六電容和第七電容，所述變壓器為TS21C芯片；

所述TS21C芯片的CT1端連接所述第六電容的一端，所述TS21C芯片的CT2端連接所述第七電容的一端，所述第六電容的另一端接地，所述第七電容的另一端接地，所述TS21C芯片的RD+端連接所述IP101CR芯片的MDI-RP端，所述TS21C芯片的RD-端連接所述IP101CR芯片的MDI-RN端，所述TS21C芯片的TD+端連接所述IP101CR芯片的MDI-TP端，所述TS21C芯片的TD-端連接所述IP101CR芯片的MDI-TN端。