[實用新型]電子設備

有效

• 申請?zhí)枺?/td>: 201921159768.8
• 申請日: 2019-07-23
• 公開（公告）號: CN210136492U
• 公開（公告）日: 2020-03-10
• 發(fā)明（設計）人: F·塔耶特;M·巴蒂斯塔
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;郭星

1.一種電子設備，其特征在于，包括：

存儲器陣列，包括被分組為字的多個易失性存儲器單元以及與每個易失性存儲器單元相關聯的至少一個非易失性存儲器單元；

多個字級開關，每個字級開關與一個字相關聯，并且允許將數據寫入與所述字的易失性存儲器單元相關聯的非易失性存儲器單元；

控制電路系統(tǒng)，被配置為執(zhí)行以下步驟：

a)接收非易失性寫入指令，所述非易失性寫入指令包括至少一個地址和要寫入所述至少一個地址的至少一個數據字；

b)在所述至少一個地址處將所述至少一個數據字寫入字的所述易失性存儲器單元；以及

c)在指定時間，通過個體地尋址用于非易失性寫入的這些非易失性存儲器單元，但是不從其他易失性存儲器單元向其相關聯的非易失性存儲器單元寫入數據，因為這些非易失性存儲器單元未被尋址，從而將來自在步驟b)期間寫入的所述易失性存儲器單元的數據寫入與這些易失性存儲器單元相關聯的所述非易失性存儲器單元。

2.根據權利要求1所述的電子設備，其特征在于，所述指定時間是所述存儲器陣列發(fā)生芯片取消選擇的時間。

3.根據權利要求1所述的電子設備，其特征在于，所述指定時間不是所述存儲器陣列發(fā)生芯片取消選擇的時間。

4.根據權利要求1所述的電子設備，其特征在于，所述至少一個地址包括多個地址；其中所述至少一個數據字包括多個數據字；并且其中步驟b)包括：

b1)在所述多個地址中的第一地址處將所述多個數據字中的第一數據字寫入字的所述易失性存儲器單元；

b2)在所述多個地址中的下一地址處將所述多個數據字中的下一數據字寫入字的所述易失性存儲器單元；

b3)如果所述多個地址中的所述下一地址是所述多個地址中的最后地址，則進行到步驟c)；以及

b4)如果所述多個地址中的所述下一地址不是所述多個地址中的最后地址，則返回到步驟b2)。

5.根據權利要求4所述的電子設備，其特征在于，所述指定時間是所述存儲器陣列發(fā)生芯片取消選擇的時間。

6.根據權利要求4所述的電子設備，其特征在于，所述指定時間不是所述存儲器陣列發(fā)生芯片取消選擇的時間。