[實(shí)用新型]一種自適應(yīng)電源微控制系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201921156612.4
• 申請(qǐng)日: 2019-07-23
• 公開（公告）號(hào): CN210431229U
• 公開（公告）日: 2020-04-28
• 發(fā)明（設(shè)計(jì)）人: 李興明;高加林;郭宇
• 申請(qǐng)（專利權(quán)）人: 北京理工雷科電子信息技術(shù)有限公司
• 主分類號(hào): H02M3/156
• 分類號(hào): H02M3/156
• 代理公司: 北京理工大學(xué)專利中心 11120
• 代理人: 高會(huì)允

本實(shí)用新型公開了一種自適應(yīng)電源微控制系統(tǒng)，能夠?qū)崿F(xiàn)對(duì)輸出電壓的自適應(yīng)控制。該系統(tǒng)包括供電電路；供電電路包括：負(fù)載、為負(fù)載供電的供電模塊以及由第一電阻R₁和第二電阻R₂組成的反饋回路，供電模塊通過串聯(lián)的R₁和R₂接地，R₁和R₂之間取一連接點(diǎn)I接供電模塊的補(bǔ)償電流端口；該系統(tǒng)還包括：電流型數(shù)模轉(zhuǎn)換DAC芯片、模數(shù)轉(zhuǎn)換ADC芯片以及配置有補(bǔ)償電流算法的微處理器芯片。ADC芯片的輸入端口連接在近負(fù)載端。DAC芯片的輸出端口連接在連接點(diǎn)I處。ADC芯片的輸出端口和DAC芯片的輸入端口均通過輸出傳輸線連接至微處理器芯片。

技術(shù)領(lǐng)域

本發(fā)明涉及電源電路技術(shù)領(lǐng)域，具體涉及一種自適應(yīng)電源微控制系統(tǒng)。

背景技術(shù)

DC-DC電源可為專用集成電路(ASIC)、數(shù)字信號(hào)處理器(DSP)、微處理器、存儲(chǔ)器、現(xiàn)場(chǎng)可編程門陣列(FPGA)及其他數(shù)字或模擬負(fù)載提供供電，由于其優(yōu)點(diǎn)十分多，因此廣泛用于交換設(shè)備、接入設(shè)備、移動(dòng)通訊、微博通訊以及光傳輸、路由器等通信領(lǐng)域和汽車電子、航空航天等。通用的DC-DC電源設(shè)計(jì)方案如圖1所示。

通用的電源設(shè)計(jì)方案中，通常使用近供電模塊端的輸出電壓作為電阻分壓網(wǎng)絡(luò)的反饋電壓用于與電源芯片內(nèi)置參考電壓V_ref進(jìn)行比較，進(jìn)而對(duì)輸出電壓進(jìn)行調(diào)控，最終輸出相應(yīng)的電壓，然后將輸出電壓提供給負(fù)載。

該方案存在以下問題：

(1)在實(shí)際應(yīng)用過程中，由于供電模塊與負(fù)載距離較遠(yuǎn)，電壓在傳輸過程中會(huì)產(chǎn)生一定損耗，導(dǎo)致實(shí)際提供給負(fù)載的電壓會(huì)低于標(biāo)準(zhǔn)電壓，對(duì)負(fù)載的正常工作產(chǎn)生一定影響；對(duì)于ASIC、DSP、FPGA等功耗可變的負(fù)載，當(dāng)器件工作在不同的工作模式下，其負(fù)載特性和功耗會(huì)發(fā)生相應(yīng)的變化，導(dǎo)致實(shí)際電壓與標(biāo)準(zhǔn)電壓產(chǎn)生偏差。因此提供給負(fù)載輸入電壓的準(zhǔn)確度和穩(wěn)定性仍有待改善。

(2)同一負(fù)載有可能需要多種電壓，以FPGA的SerDes接口為例，其工作在不同速率時(shí)所需的Core電壓是不同的。而通用的電源設(shè)計(jì)方案并不能夠保證在不改動(dòng)硬件設(shè)計(jì)的前提下，滿足同一供電模塊輸出不同電壓的需求。

(3)隨著時(shí)間的推移，供電模塊、負(fù)載和元器件等會(huì)出現(xiàn)老化現(xiàn)象，其電子特性也會(huì)相應(yīng)改變；隨著工作環(huán)境的改變，器件的電子特性也會(huì)發(fā)生相應(yīng)變化。因此，供電方案可靠性和環(huán)境適應(yīng)性也有待提高。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供了一種自適應(yīng)電源微控制系統(tǒng)，能夠?qū)崿F(xiàn)對(duì)輸出電壓的自適應(yīng)控制。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案為：一種自適應(yīng)電源微控制系統(tǒng)，包括供電電路；供電電路包括：負(fù)載、為負(fù)載供電的供電模塊以及由第一電阻R₁和第二電阻R₂組成的反饋回路，供電模塊通過串聯(lián)的R₁和R₂接地，R₁和R₂之間取一連接點(diǎn)I接供電模塊的補(bǔ)償電流端口；

該系統(tǒng)還包括：電流型數(shù)模轉(zhuǎn)換DAC芯片、模數(shù)轉(zhuǎn)換ADC芯片以及配置有補(bǔ)償電流算法的微處理器芯片。

ADC芯片的輸入端口連接在近負(fù)載端。

DAC芯片的輸出端口連接在連接點(diǎn)I處。

ADC芯片的輸出端口和DAC芯片的輸入端口均通過輸出傳輸線連接至微處理器芯片。

進(jìn)一步地，供電電路為1組；ADC芯片為1片；DAC芯片為1片。

進(jìn)一步地，供電電路為n組，n為大于1的正整數(shù)；ADC芯片為n片；DAC芯片為n片；其中每一組供電電路的近負(fù)載端均連接一個(gè)ADC芯片的輸入端口；每一組供電電路的連接點(diǎn)I處均連接一個(gè)DAC芯片的輸出端口。

有益效果：