[實用新型]5G室分系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201921138793.8
• 申請日: 2019-07-19
• 公開（公告）號: CN210328000U
• 公開（公告）日: 2020-04-14
• 發(fā)明（設(shè)計）人: 侯俊杰;張志峰;賈文炯;呂超
• 申請（專利權(quán)）人: 京信通信系統(tǒng)（中國）有限公司;中國鐵塔股份有限公司山西省分公司
• 主分類號: H04W16/20
• 分類號: H04W16/20;H04W88/08;H04W24/02
• 代理公司: 廣州華進聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 方高明

1.一種5G室分系統(tǒng)，其特征在于，所述系統(tǒng)包括：GW子系統(tǒng)、AU子系統(tǒng)、Hub子系統(tǒng)以及DP子系統(tǒng)；

所述GW子系統(tǒng)，連接于核心網(wǎng)和至少一個所述AU子系統(tǒng)之間，用于接收核心網(wǎng)發(fā)送的下行基帶信號，并發(fā)送至所述AU子系統(tǒng)；

所述AU子系統(tǒng)，與至少一個所述Hub子系統(tǒng)連接，用于將所述下行基帶信號轉(zhuǎn)換為第一下行基帶數(shù)字信號，并發(fā)送至所述Hub子系統(tǒng)；

所述Hub子系統(tǒng)，與至少一個所述DP子系統(tǒng)連接，用于將所述第一下行基帶數(shù)字信號轉(zhuǎn)換為第二下行基帶數(shù)字信號，并發(fā)送至所述DP子系統(tǒng)；其中，所述第一下行基帶數(shù)字信號的傳輸速度高于所述第二下行基帶數(shù)字信號的傳輸速度；

所述DP子系統(tǒng)的下行射頻鏈路包括：依次連接的下行FPGA、下行放大器和天線；所述下行FPGA用于將所述第二下行基帶數(shù)字信號進行數(shù)字調(diào)制，輸出串行數(shù)字射頻信號，并將所述第二下行基帶數(shù)字信號轉(zhuǎn)換為模擬式的下行基帶信號，以及將所述串行數(shù)字射頻信號和所述模擬式的下行基帶信號發(fā)送給所述下行放大器；所述下行放大器根據(jù)所述串行數(shù)字射頻信號控制對所述模擬式的下行基帶信號的放大處理，得到放大后的下行射頻信號，并通過所述天線將所述放大后的下行射頻信號發(fā)送給終端；所述串行數(shù)字射頻信號的頻率高于所述第二下行基帶數(shù)字信號的頻率。

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，

所述DP子系統(tǒng)的上行射頻鏈路包括：依次連接的天線、上行放大器和上行FPGA；所述天線用于接收終端發(fā)送的上行射頻信號；所述上行放大器用于對所述上行射頻信號進行放大處理；所述上行FPGA用于將放大處理后的上行射頻信號轉(zhuǎn)換為第一上行基帶數(shù)字信號；

所述Hub子系統(tǒng)，還用于將所述第一上行基帶數(shù)字信號轉(zhuǎn)換為第二上行基帶數(shù)字信號，并發(fā)送至AU子系統(tǒng)；其中，所述第一上行基帶數(shù)字信號的傳輸速度低于所述第二上行基帶數(shù)字信號的傳輸速度；

所述AU子系統(tǒng)，還用于對所述第二上行基帶數(shù)字信號進行解析，獲得上行基帶信號，并發(fā)送至GW子系統(tǒng)；

所述GW子系統(tǒng)，還用于將所述上行基帶信號發(fā)送給所述核心網(wǎng)。

3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，所述上行放大器為低噪聲放大器。

4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述下行放大器為開關(guān)式功率放大器。

5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述Hub子系統(tǒng)包括：依次連接的OAM、第一下行FIFO和第一FPGA；所述DP子系統(tǒng)包括：依次連接的第二FPGA、第二下行FIFO和DP控制器，所述第二FPGA與所述第一FPGA連接；

所述OAM，用于通過所述第一下行FIFO向所述第一FPGA發(fā)送下行數(shù)據(jù)；

所述第一FPGA，用于根據(jù)預(yù)設(shè)幀格式將所述下行數(shù)據(jù)封裝為下行幀，發(fā)送給所述第二FPGA；

所述第二FPGA，用于接收所述下行幀，并通過所述第二下行FIFO發(fā)送給所述DP控制器；

所述DP控制器，用于根據(jù)所述預(yù)設(shè)幀格式解析所述下行幀得到下行數(shù)據(jù)，并對所述下行數(shù)據(jù)進行執(zhí)行或丟棄。

6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，所述Hub子系統(tǒng)還包括：第一上行FIFO，連接于所述第一FPGA和所述OAM之間；所述DP子系統(tǒng)還包括：第二上行FIFO，連接于所述DP控制器和所述第二FPGA之間；

所述DP控制器，還用于通過所述第二上行FIFO向所述第二FPGA發(fā)送上行數(shù)據(jù)；

所述第二FPGA，還用于根據(jù)所述預(yù)設(shè)幀格式將所述上行數(shù)據(jù)封裝為上行幀，發(fā)送給所述第一FPGA；

所述第一FPGA，還用于接收所述第二FPGA發(fā)送的上行幀，并通過所述第一上行FIFO發(fā)送給所述OAM；

所述OAM，還用于根據(jù)所述預(yù)設(shè)幀格式解析所述上行幀得到上行數(shù)據(jù)，并根據(jù)所述上行數(shù)據(jù)進行狀態(tài)更新。

7.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述Hub子系統(tǒng)與所述DP 子系統(tǒng)通過以太網(wǎng)協(xié)議通信連接，所述Hub子系統(tǒng)還用于通過所述Hub子系統(tǒng)的網(wǎng)口對所述DP子系統(tǒng)進行以太網(wǎng)供電。