[實(shí)用新型]用于主板的上電自啟動(dòng)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201921015101.0
• 申請(qǐng)日: 2019-07-02
• 公開（公告）號(hào): CN210295030U
• 公開（公告）日: 2020-04-10
• 發(fā)明（設(shè)計(jì)）人: 王維;何建偉;陳小兵;黎小兵;辛大勇
• 申請(qǐng)（專利權(quán)）人: 昆山嘉提信息科技有限公司
• 主分類號(hào): G06F1/26
• 分類號(hào): G06F1/26;H03K17/567
• 代理公司: 蘇州隆恒知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32366
• 代理人: 周子軼

1.一種用于主板的上電自啟動(dòng)電路，其特征在于：包括第一N溝道MOS管(Q1)、第二N溝道MOS管(Q2)、第三N溝道MOS管(Q3)、第四N溝道MOS管(Q4)、第五N溝道MOS管(Q5)以及邏輯芯片(U1)，所述第一N溝道MOS管(Q1)和第四N溝道MOS管(Q4)的柵極并聯(lián)于南橋芯片ACPI控制器的RSMRST信號(hào)引腳，所述第一N溝道MOS管(Q1)的漏極與所述第二N溝道MOS管(Q2)的柵極之間并聯(lián)有第一二極管(D1)、第三電阻(R3)，所述第二N溝道MOS管(Q2)的漏極電連接于所述邏輯芯片(U1)的第一輸入引腳，所述第四N溝道MOS管(Q4)的漏極與所述第五N溝道MOS管(Q5)的柵極之間并聯(lián)有第二二極管(D2)、第七電阻(R7)，所述第五N溝道MOS管(Q5)的漏極電連接于所述邏輯芯片(U1)的第二輸入引腳，所述邏輯芯片(U1)的輸出引腳電連接于所述第三N溝道MOS管(Q3)的柵極，所述第三N溝道MOS管(Q3)的漏極電連接于南橋芯片ACPI控制器的PWRBTN信號(hào)引腳，所述第一N溝道MOS管(Q1)、第二N溝道MOS管(Q2)、第四N溝道MOS管(Q4)和第五N溝道MOS管(Q5)的源極接地、漏極電連接有第一電源，所述第三N溝道MOS管(Q3)的源極接地、漏極電連接有第二電源。

2.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述第一二極管(D1)導(dǎo)通方向?yàn)樗龅谝籒溝道MOS管(Q1)的漏極向第二N溝道MOS管(Q2)的柵極方向?qū)ā?/p>

3.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述第二二極管(D2)導(dǎo)通方向?yàn)樗龅谒腘溝道MOS管(Q4)的漏極向第五N溝道MOS管(Q5)的柵極方向?qū)ā?/p>

4.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述第一電源為5V直流電，所述第二電源為3.3V直流電。

5.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述第二N溝道MOS管(Q2)柵極通過(guò)第二電容(C2)接地。

6.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述第五N溝道MOS管(Q5)柵極通過(guò)第三電容(C3)接地。

7.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述邏輯芯片(U1)電源引腳并聯(lián)有所述第一電源以及第一電容(C1)，所述第一電容(C1)接地，所述邏輯芯片(U1)接地引腳接地。

8.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述邏輯芯片(U1)為異或邏輯門。

9.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述第一N溝道MOS管(Q1)、第二N溝道MOS管(Q2)、第四N溝道MOS管(Q4)和第五N溝道MOS管(Q5)漏極分別通過(guò)第一電阻(R1)、第二電阻(R2)、第五電阻(R5)和第六電阻(R6)電連接于所述第一電源。

10.根據(jù)權(quán)利要求1所述的上電自啟動(dòng)電路，其特征在于：所述第三N溝道MOS管(Q3)通過(guò)第四電阻(R4)電連接于所述第二電源。