[實用新型]半導體器件

有效

• 申請號: 201920897831.1
• 申請日: 2019-06-14
• 公開（公告）號: CN209822641U
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 李寧
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L29/06;H01L21/8242
• 代理公司: 11438 北京律智知識產權代理有限公司
• 代理人: 王輝;闞梓瑄

本實用新型提供一種半導體器件，半導體器件的有源區包括依次層疊設置的阱層和摻雜層，還包括開設于摻雜層且內含柵絕緣層和柵電極的柵極溝槽；摻雜層包括多個第一摻雜區和至少一個第二摻雜區，第二摻雜區為重摻雜區；柵極溝槽位于相鄰兩個第一摻雜區之間，且第二摻雜區位于至少其中一個第一摻雜區靠近柵極溝槽的一側。該半導體器件的第二摻雜區域電阻較小，提高了柵極和源極之間的導通電流，增加了器件的開關特性，也能減少器件關閉時GIDL漏電。

技術領域

本實用新型涉及半導體技術領域，具體而言，涉及一種半導體器件。

背景技術

目前，MOSFET(金屬-氧化物半導體場效應晶體管)是半導體制造工藝中最常用的器件。例如，在現代存儲工藝結構中，DRAM最小存儲單元由一個MOSFET和一個存儲電容組成，如圖1所示。

現有的存儲單元為達到最大的集成化，通常在制作存儲單元中MOSFET時使用溝槽型MOSFET，如圖2所示。溝槽型MOSFET為了防止器件在關閉狀態下GIDL(柵感應漏極漏電流)漏電過大，往往把與存儲電容或位線接觸區域的電阻設計的較大，然而較大的電阻意味著器件在啟動狀態下電流較小，開關特性不佳。

需要說明的是，在上述背景技術部分實用新型的信息僅用于加強對本實用新型的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

實用新型內容

本實用新型的目的在于提供一種半導體器件，解決現有半導體器件導通電流過小的問題。

根據本實用新型的一個方面，提供一種半導體器件，包括襯底，以及在所述襯底上劃分的有源區和隔離區，所述有源區包括：

阱層，設于所述襯底上，

摻雜層，設于所述阱層上，包括多個第一摻雜區和至少一個第二摻雜區，所述第一摻雜區和第二摻雜區的摻雜離子均為N摻雜離子或P摻雜離子，且所述第二摻雜區為重摻雜區；

柵極溝槽，開設于所述摻雜層并沿所述半導體器件厚度方向延伸至所述阱層的一部分；所述柵極溝槽位于相鄰兩個所述第一摻雜區之間，且所述第二摻雜區位于至少其中一個所述第一摻雜區靠近所述柵極溝槽的一側；

柵絕緣層，設于所述柵極溝槽內；

柵電極，設于所述柵極溝槽內底部，且位于所述柵絕緣層內部。

在本實用新型的一種示例性實施例中，所述阱層為P阱層，所述第一摻雜區和第二摻雜區的摻雜離子均為N摻雜離子。

在本實用新型的一種示例性實施例中，所述第一摻雜區內的摻雜離子濃度向靠近所述阱層方向逐漸減小。

在本實用新型的一種示例性實施例中，在所述半導體器件厚度方向上，所述第二摻雜區的底部邊緣不低于所述柵電極的頂部。

在本實用新型的一種示例性實施例中，在所述半導體器件厚度方向上，所述第一摻雜區的底部邊緣不高于所述柵電極的頂部。

在本實用新型的一種示例性實施例中，所述第二摻雜區在垂直于所述柵極溝槽側壁方向的厚度為3～5nm。

在本實用新型的一種示例性實施例中，所述有源區還包括氧化層，覆蓋于所述摻雜層遠離所述阱層的表面。

在本實用新型的一種示例性實施例中，所述隔離區包括隔離槽，所述隔離槽內填充有絕緣介質。

本實用新型的半導體器件在摻雜區靠近柵極溝槽部位設置重摻雜的第二摻雜區，由于摻雜量較大，該區域電阻較小，當器件開啟時，電流會流經第二摻雜區，因此會提高柵極和源極之間的導通電流，從而有效增加器件的開關特性。另一方面，第二摻雜區以外的摻雜區為第一摻雜區，由于與存儲電容和位線接觸的主要是第一摻雜區，因此可以控制第一摻雜區整體摻雜量較低，使源極區域或漏極區域整體電阻盡量較大，可以減少器件關閉時GIDL漏電。