[實(shí)用新型]一種基于FPGA電氣信號(hào)檢測(cè)的主板自檢裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201920851247.2
• 申請(qǐng)日: 2019-06-06
• 公開(kāi)（公告）號(hào): CN210863959U
• 公開(kāi)（公告）日: 2020-06-26
• 發(fā)明（設(shè)計(jì)）人: 陳傳前;曾清祺
• 申請(qǐng)（專(zhuān)利權(quán)）人: 福建星網(wǎng)智慧科技股份有限公司
• 主分類(lèi)號(hào): G01R31/317
• 分類(lèi)號(hào): G01R31/317
• 代理公司: 福州市鼓樓區(qū)京華專(zhuān)利事務(wù)所(普通合伙) 35212
• 代理人: 宋連梅

本實(shí)用新型提供了一種基于FPGA電氣信號(hào)檢測(cè)的主板自檢裝置，包括主板以及設(shè)置于所述主板上的ADC、FPGA、CPU和外掛FLASH；所述FPGA通過(guò)ADC與主板的主板信號(hào)接口連接，所述外掛FLASH和CPU分別與FPGA連接。本實(shí)用新型的主板自檢裝置，實(shí)現(xiàn)全面集中自檢，無(wú)需外接儀器，降低設(shè)備成本與人工成本，同時(shí)實(shí)現(xiàn)可回溯。

技術(shù)領(lǐng)域

本實(shí)用新型涉及電氣信號(hào)檢測(cè)，尤其涉及一種基于FPGA電氣信號(hào)檢測(cè)的主板自檢裝置。

背景技術(shù)

電子設(shè)備主板的電氣信號(hào)檢測(cè)是檢驗(yàn)主板是否達(dá)到設(shè)計(jì)要求及保證主板信號(hào)完整性的必要途徑。尤其是對(duì)于核心設(shè)備，關(guān)鍵信號(hào)質(zhì)量是否滿(mǎn)足要求，不僅可能影響到設(shè)備當(dāng)前使用功能，更是關(guān)系到設(shè)備能否長(zhǎng)期穩(wěn)定可靠的工作。

設(shè)備出廠前，一般都有出廠測(cè)試，不過(guò)都是對(duì)設(shè)備各個(gè)接口的功能性測(cè)試及簡(jiǎn)單的電壓、頻率等參數(shù)測(cè)試，只能保證當(dāng)前某些接口功能是正常的，而如果要對(duì)電氣信號(hào)進(jìn)行完整的質(zhì)量分析和協(xié)議分析，利用外部?jī)x器對(duì)量產(chǎn)中每個(gè)主板進(jìn)行逐一測(cè)試是難以實(shí)現(xiàn)的。現(xiàn)有主板電氣信號(hào)檢測(cè)需要連接外部設(shè)備，在工廠大量生產(chǎn)中若要配齊測(cè)試設(shè)備，則設(shè)備成本較高，且需要工人利用外部設(shè)備進(jìn)行測(cè)試操作，工人需要熟練掌握相關(guān)儀器測(cè)量技術(shù)，這對(duì)一線(xiàn)工人操作能力要求較高，人力成本較高，若采用抽檢方式檢測(cè)，則存在漏檢的可能，若采用全檢，則工時(shí)耗費(fèi)多，效率低。另外，傳統(tǒng)的這種主板電氣信號(hào)檢測(cè)結(jié)果保存和回溯不方便，且只能實(shí)現(xiàn)對(duì)電氣信號(hào)的簡(jiǎn)單比較，比如電壓是否達(dá)標(biāo)，電流是否超標(biāo)等，無(wú)法對(duì)信號(hào)完整性進(jìn)行分析，也不能實(shí)現(xiàn)邏輯協(xié)議的分析。

發(fā)明內(nèi)容

本實(shí)用新型要解決的技術(shù)問(wèn)題，在于提供一種基于FPGA電氣信號(hào)檢測(cè)的主板自檢裝置，實(shí)現(xiàn)全面集中自檢，無(wú)需外接儀器，降低設(shè)備成本與人工成本，同時(shí)實(shí)現(xiàn)可回溯。

本實(shí)用新型要解決的技術(shù)問(wèn)題是這樣實(shí)現(xiàn)的：一種基于FPGA電氣信號(hào)檢測(cè)的主板自檢裝置，包括主板以及設(shè)置于所述主板上的ADC、FPGA、CPU和外掛FLASH；

所述FPGA通過(guò)ADC與主板的主板信號(hào)接口連接，所述外掛FLASH和CPU分別與FPGA連接。

進(jìn)一步的，所述FPGA包括I/O接口、模擬寄存器、定時(shí)器、計(jì)數(shù)器、譯碼器、第一SPI接口、第二SPI接口和中斷接口；

所述ADC一端與主板的主板信號(hào)接口連接，另一端與所述I/O接口連接，所述模擬寄存器一端與所述I/O接口連接，另一端分別與定時(shí)器、計(jì)數(shù)器和譯碼器連接，所述FPGA通過(guò)第一SPI接口與外掛FLASH連接，通過(guò)第二SPI接口與CPU連接，并通過(guò)中斷接口與CPU連接。

進(jìn)一步的，所述ADC與主板的主板信號(hào)接口的連接引腳包括I2S、I2C和RMII。

進(jìn)一步的，所述FPGA通過(guò)中斷接口與一警示LED連接。

進(jìn)一步的，所述FPGA型號(hào)為L(zhǎng)ATTICE LFE3-35EA-FN484或XILINXXCZU7EV-FFVC-1156-2-E。

本實(shí)用新型的優(yōu)點(diǎn)在于：

1、利用主板上的FPGA對(duì)主板關(guān)鍵信號(hào)的讀取與分析，實(shí)現(xiàn)主板本身自檢，無(wú)需借助外部?jī)x器，無(wú)需人工干預(yù)，減少設(shè)備成本投入的同時(shí)降低人工成本；

2、將主板大量關(guān)鍵信號(hào)集中接到FPGA進(jìn)行自檢，通過(guò)中斷及總線(xiàn)向CPU進(jìn)行傳遞信息，可實(shí)現(xiàn)電氣信號(hào)的集中和全面檢測(cè)，檢測(cè)效率高；

3、通過(guò)FPGA測(cè)量電氣信號(hào)并自動(dòng)記錄到FLASH中，斷電后信息不丟失，實(shí)現(xiàn)自檢數(shù)據(jù)可查閱，可回溯；

4、利用主板上的FPGA中定時(shí)器、計(jì)時(shí)器以及譯碼器對(duì)主板自檢信號(hào)進(jìn)行質(zhì)量分析，可獲取信號(hào)的完整性以及邏輯協(xié)議的分析依據(jù)。

附圖說(shuō)明

下面參照附圖結(jié)合實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的說(shuō)明。