[發明專利]基于FPGA和HPI的DSP間的通信裝置及通信方法

有效

• 申請號: 201611150757.4
• 申請日: 2016-12-13
• 公開（公告）號: CN106776458B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 黃磊;滕兆宏;孫天德;李華東;張婷;劉政;孫春霞;柳常清;趙勝
• 申請（專利權）人: 積成電子股份有限公司
• 主分類號: G06F15/173
• 分類號: G06F15/173
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 苗峻

技術領域

本發明屬于實現多DSP之間通信的領域，特別是涉及一種基于FPGA和HPI的DSP間的通信裝置及通信方法。

背景技術

數字信號處理器DSP自誕生以來，發展極其迅速，其應用已經涉及航天航空、工業控制、電力系統等各個領域。雖然DSP的功能日益強大，但很多場合仍需要多個DSP協同工作來實現應有的功能，尤其對于實時性要求較高的場合，多DSP之間如何實現高效和穩定的通信就顯得尤為重要。

目前比較廣泛的多個DSP間的通信方式，是串行工作方式中的串口通信和雙口RAM通信，這兩種方法一般都會占用DSP較多的時間資源，傳輸速度較慢，實時性較差，影響DSP的效率。

HPI(host port interface)接口，是TI的TMS320C6000系列DSP配置的并行接口。而HPI接口可以讓外部的主機直接訪問DSP內存映射的部分內存，而無需DSP干預。本發明就是利用這一特點，通過操作多個DSP的HPI接口來實現多個DSP之間的通信。

發明內容

為了解決目前多個DSP間的串口通信和雙口RAM通信會占用DSP較多的時間資源、傳輸速度較慢、實時性較差、影響DSP的效率等技術問題，本發明采用現場可編程邏輯門陣列FPGA作為主機，多個DSP作為從機，通過FPGA操作多個DSP的HPI接口，對需要通信的多個DSP的HPI接口進行讀寫操作，來實現多DSP之間的通信。

基于FPGA處理速度快、并行處理的特性，使用FPGA來完成數據交換的中轉功能。中轉過程用時較少，基本等同于任意兩個DSP或多個DSP之間的直接通信。本發明可用于TMS320C6000全系列DSP的HPI接口之間的通信，具有很強的通用性。

本發明為解決上述技術問題，所采取的技術方案是：

基于FPGA和HPI的DSP間的通信裝置，包括：作為主機的一個FPGA，作為從機的、帶有HPI接口的至少兩個DSP，在FPGA中分區存儲每個DSP所對應的HPI讀寫操作控制模塊、數據緩存區讀寫模塊、緩存區數據交互模塊。

HPI讀寫操作控制模塊，實現FPGA對HPI接口的讀寫操作，采用的是先讀后寫的操作方式，讀采用的定時讀，即每隔一定的時間，FPGA對需要通信的DSP的HPI接口進行讀操作，以獲取各DSP需要發送給其他DSP的數據；而對于寫操作，則要等待FPGA將某DSP所需要寫入的數據全部準備好后，才能將數據通過HPI接口寫入DSP。

HPI讀寫操作控制模塊包括兩部分：一是HPI數據讀寫時序部分，負責構建對DSP進行數據讀寫時所需要的控制邏輯，讀操作和寫操作分別置于相互獨立的程序模塊內、觸發的條件互斥，否則會產生HPI接口訪問錯誤；二是HPI接口控制信號輸出部分，負責向HPI數據讀寫時序部分輸出所需要的HPI控制信號，讀操作采用定時讀以獲取各DSP需要發送給其他DSP的數據，以HPI接口定時讀標志到達為控制條件，而寫操作則要等待FPGA將待寫入數據的DSP所需要寫入的數據全部準備好并將寫緩存完成標志置起后才執行。

數據緩存區讀寫模塊，包含至少2個數據緩存區，一個是讀緩存區，用于存儲通過HPI接口讀出的所應對的DSP內部RAM數據；另一個是寫緩存區，用于存儲需要寫給所對應的DSP的有效數據；此模塊還對定時器進行定時設置以產生相應的HPI接口定時讀標志。

緩存區數據交互模塊，負責將除待寫入數據的DSP以外的其他DSP的讀緩存區的數據進行匯總和處理，并按照一定的格式存儲在該待寫入數據的DSP對應的寫緩存區內，完成后將該DSP的寫緩存區的寫緩存完成標志置起。如果某個數字信號處理器DSPn需要其他DSP的數據，由于FPGA從各DSP讀取的數據長度不一定相同，故所需時間也有所差異，FPGA要等待所有讀緩存區讀取動作全部完成后，才能進行緩存區數據的匯總和處理，處理完成后按照一定的格式存儲在DSPn對應的HPI接口的寫緩存區內，存儲完成后，將DSPn寫緩存區的寫緩存完成標志置起。

FPGA通過控制線實現對HPI接口的控制、通過數據線實現與HPI接口間的數據交互。

基于FPGA和HPI的DSP間的通信裝置的通信方法，包括以下步驟：

步驟1、在FPGA中為需要通信的DSP分別構建其各自的HPI讀寫操作控制模塊、數據緩存區讀寫模塊、緩存區數據交互模塊，所述數據緩存區讀寫模塊包含一個讀緩存區和一個寫緩存區；

步驟2、各DSP的HPI讀寫操作控制模塊并行分別讀取各自的內存數據并放置該DSP所對應的讀緩存區內；